推荐星级：
- 1
- 2
- 3
- 4
- 5
基于Altera系列芯片lvds接口的FPGA设计，Verilog源码.
资料介绍
基于Altera系列芯片lvds接口的FPGA设计，Verilog源码.
部分文件列表
| 文件名 | 文件大小 | 修改时间 |
| LVDS的应用的Verilog HDL例子程序(由Altera公司提供)/sim/comp_altera_lib.do | 1KB | 2003-01-21 17:43:20 |
| LVDS的应用的Verilog HDL例子程序(由Altera公司提供)/sim/comp_gate.do | 1KB | 2003-01-23 16:43:36 |
| LVDS的应用的Verilog HDL例子程序(由Altera公司提供)/sim/diff_io_top.vo | 74KB | 2003-01-23 15:19:16 |
| LVDS的应用的Verilog HDL例子程序(由Altera公司提供)/sim/diff_io_top_v.sdo | 51KB | 2003-01-23 15:19:16 |
| LVDS的应用的Verilog HDL例子程序(由Altera公司提供)/sim/gate_sim.do | 1KB | 2003-01-23 16:40:58 |
| LVDS的应用的Verilog HDL例子程序(由Altera公司提供)/sim/stratix/@p@r@i@m_@d@f@f@e/verilog.asm | 1KB | 2003-01-23 16:26:40 |
| LVDS的应用的Verilog HDL例子程序(由Altera公司提供)/sim/stratix/@p@r@i@m_@d@f@f@e/_primary.dat | 1KB | 2003-01-23 16:26:40 |
| LVDS的应用的Verilog HDL例子程序(由Altera公司提供)/sim/stratix/@p@r@i@m_@d@f@f@e/_primary.vhd | 1KB | 2003-01-23 16:26:40 |
| LVDS的应用的Verilog HDL例子程序(由Altera公司提供)/sim/stratix/and1/verilog.asm | 2KB | 2003-01-23 16:26:40 |
| LVDS的应用的Verilog HDL例子程序(由Altera公司提供)/sim/stratix/and1/_primary.dat | 1KB | 2003-01-23 16:26:40 |
| LVDS的应用的Verilog HDL例子程序(由Altera公司提供)/sim/stratix/and1/_primary.vhd | 1KB | 2003-01-23 16:26:40 |
| ... | ||
全部评论(0)