推荐星级:
- 1
- 2
- 3
- 4
- 5
本设计是在DE1_SoC开发板上驱动一个1602,注意不是用Verilog驱动的,而是用C去驱动的
资料介绍
本设计是在DE1_SoC开发板上驱动一个1602,注意不是用Verilog驱动的,而是用C去驱动的,用了现在很流行的soc技术,是一个帮忙入门DE1_SOC的优秀程序-
部分文件列表
文件名 | 文件大小 | 修改时间 |
1602_FPGA/.qsys_edit/filters.xml | 1KB | 2015-12-25 16:15:18 |
1602_FPGA/.qsys_edit/layout.xml | 68KB | 2016-05-19 09:36:44 |
1602_FPGA/.qsys_edit/preferences.xml | 1KB | 2015-12-30 14:41:14 |
1602_FPGA/.qsys_edit/soc_system.xml | 68KB | 2015-12-30 13:45:24 |
1602_FPGA/c5_pin_model_dump.txt | 5KB | 2016-01-15 01:12:18 |
1602_FPGA/db/.cmp.kpt | 5KB | 2016-01-15 01:12:02 |
1602_FPGA/db/altera_mult_add_0kt2.v | 17KB | 2015-12-25 16:24:40 |
1602_FPGA/db/altera_mult_add_ujt2.v | 17KB | 2015-12-25 16:24:38 |
1602_FPGA/db/altsyncram_35n1.tdf | 7KB | 2015-12-25 16:24:36 |
1602_FPGA/db/altsyncram_3jm1.tdf | 37KB | 2015-12-25 16:24:38 |
1602_FPGA/db/altsyncram_40j1.tdf | 37KB | 2015-12-25 16:24:38 |
... |
全部评论(0)