推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

分频器设计——50MHZ(含verilog程序)

更新时间:2017-03-24 16:35:55 大小:69K 上传用户:z00查看TA发布的资源 标签:设计verilog程序 下载积分:2分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

分频器设计——50MHZ(含verilog程序) 、实验目的 1、熟悉分频器的原理; 2、掌握采用Verilog HDL语言设计分频器的方法; 3、进一步学习利用VerilogHDL语言进行层次设计的方法。

部分文件列表

文件名 大小
分频器设计——50MHZ(含verilog程序).doc 69K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载