上传资源列表
-
-
Altera调用Modelsim仿真奇怪的复位问题
大小：38K 更新时间：2020-06-30 下载积分：1分
Altera调用Modelsim仿真奇怪的复位问题 先贴一下相关的源代码：output[14:0] sram_addr; // SRAM地址总线reg[14:0] addr_r; // SRAM地址总线 always @ (posedge clk or negedge rst_n) ...
-
-
基于Verilog HDL语言的32X8 FIFO设计和高速异步FIFO的实现
大小：171K 更新时间：2020-06-30 下载积分：2分
基于Verilog HDL语言的32X8 FIFO设计和高速异步FIFO的实现摘 要 介绍了FIFO 的基本概念、设计方法和步骤,采用了一种新颖的读、写地址寄存器和双体存储器的交替读、写机制,实现了FIFO 的基本功能,同时使本32X8 FIFO...
-
VHDL程序设计 课程设计 FPGA很有价值的27实例
大小：1M 更新时间：2020-06-30 下载积分：6分
VHDL程序设计 课程设计 FPGA很有价值的27实例电子时钟VHDL程序与仿真1. 10进制计数器设计与仿真（1）10进制计数器VHDL程序--文件名：counter10.vhd。--功能：10进制计数器，有进位C--最后修改日期：2004.3.20library...
