上传资源列表
-
uart串口 r232串口 Verilog工程源码 quartus7.2 cyclone2 设计工程
大小：8M 更新时间：2020-07-03 下载积分：8分
uart串口 r232串口 Verilog工程源码 quartus7.2 cyclone2 设计工程源码，可以做你的设计参考。
-
PLX9054 EP1C12Q240C8 开发板protel设计硬件原理图+PCB文件
大小：986K 更新时间：2020-07-03 下载积分：4分
PLX9054+EP1C12Q240C8 开发板protel设计硬件原理图+PCB文件，可以做你的设计参考。
-
FPGA CPLD设计Verilog例程串口通信实验工程文件源码+说明文档
大小：432K 更新时间：2020-07-03 下载积分：3分
FPGA CPLD设计Verilog例程串口通信实验工程文件源码+说明文档先简单说说串口通信(UART)，该实验只针对RS232 标准。如图5.11 所示，该接口电路使用了MAX3232CSE 作为电平转换芯片。典型的RS232 信号在正负电平之间摆...
-
FPGA CPLD设计Verilog例程Quartus II调用ModelSim仿真实例源码+说明文
大小：422K 更新时间：2020-07-03 下载积分：3分
FPGA CPLD设计Verilog例程Quartus II调用ModelSim仿真实例源码+说明文档下面是基于在Altera Quartus II 下如何调用第三方工具ModelSim 进行仿真的一个实例。① 打开Quartus II，新建一个工程，工程代码如下（只是做...
-
基于VHDL硬件描述语言的基带码发生器程序设计与仿真
大小：78K 更新时间：2020-07-03 下载积分：2分
基于VHDL硬件描述语言的基带码发生器程序设计与仿真1．常用基带码发生器程序--文件名：HS_UJDM--功能：基于VHDL硬件描述语言，产生常用基带码--最后修改日期：2004.3.27library IEEE;use IEEE.STD_LOGIC_1164.ALL;us...
