您现在的位置是:首页 > 个人中心 > xuzhen1的日志

上传资源列表

  • 基于ESL并采用SystemC和SystemVerilog的设计流程

    大小:291K 更新时间:2019-10-27 下载积分:0分

    基于ESL并采用SystemC和System Verilog时间:2012-07-23来源:作者:关键字:System Verilog ESL 设计流程的设计流程ESL解决方案的目标在于提供让设计人员能够在一种抽象层次上对芯片进行描述和分析的工具和方法,在...

    标签:SystemVerilog
  • POE供电原理与设计

    大小:286K 更新时间:2019-10-27 下载积分:0分

    POE的系统构成及供电特性参数一个完整的POE系统包括供电端设备(PSE,Power Sourcing Equipment)和受电端设备(PD,Power Device)两部分。PSE设备是为以太网客户端设备供电的设备,同时也是整个POE以太网供电过程...

    标签:poe
  • DeviceNet接线图示

    大小:286K 更新时间:2019-10-27 下载积分:0分

    DeviceNet接线图示:1,DeviceNet线缆2,两种接口的接线方法

    标签:devicenet
  • ROS双网卡-内网负载分流绑定的方法

    大小:285K 更新时间:2019-10-27 下载积分:0分

    ROS双网卡(内网负载分流)绑定的方法说明:外网网卡还是一块,多网卡绑定意义不大。内网网卡由于接到交换机,如果接的电脑多的话,内网网卡的负载就会很大这是一个方面;另一方面如果这个网卡故障了的话那么就会断...

    标签:ROS双网卡
  • SystemVerilog笔记总结

    大小:280K 更新时间:2019-10-27 下载积分:1分

    数据类型Systemverilog1 合并数组和非合并数组1)合并数组:存储方式是连续的,中间没有闲置空间。例如,32bit的寄存器,可以看成是 4个8bit的数据,或者也可以看成是 1个32bit的数据。表示方法:数组大小和位,必须...

    标签:systemverilog
Displaying 6181-6185 of 6280 results.