上传资源列表
-
电路理论与MATLAB语言
大小：5M 更新时间：2019-01-24 下载积分：1分
一、判断下列说法是否正确，用“√”和“×”表示判断结果填入空内。（1）在型半导体中如果掺入足够量的三价元素，可将其改型为型半导体。（）（2）因为型半导体的多子是自由电子，所以它带负电。（）（3）结在无光...
-
MATLAB在时间序列建模预测及程序代码
大小：5M 更新时间：2019-01-24 下载积分：1分
时间序列是按时间顺序排列的、随时间变化且相互关联的数据序列。分析时间序列的方法构成数据分析的一个重要领域，即时间序列分析。时间序列根据所研究的依据不同，可有不同的分类。1.按所研究的对象的多少分，有一元...
-
安信可GSM GPRS A6_A7_A6C模组用户开发手册
大小：4M 更新时间：2019-01-24 下载积分：1分
在A6的基础上增加了GPS功能。使用说明：增加的AT包括AT+GPS=1 打开GPSAT+GPS=0关闭GPSAT+AGPS=1打开AGPSAT+AGPS=0关闭AGPS打开GPS/AGPS后，默认NEMA信息从GPS_TXD管脚以9600的波特率输出，如果要让 NEMA从AT串口输出...
-
FPGA的音乐流水灯设计
大小：4M 更新时间：2019-01-24 下载积分：1分
Verilog HDL语言是一门标准的硬件设计语言，它适合于电子系统设计的所有阶段。由于它容易被机器和人工阅读，因此它支持硬件设计的开发、验证、综合、测试以及硬件设计数据的交流，便于书写、维护、修改和最终硬件电...
-
FPGA调试SignalTap-II的简易使用方法
大小：4M 更新时间：2019-01-24 下载积分：1分
调试FPGA是一个比较艰巨的任务，设计越是复杂，则在验证设计上所花的时间和金钱就越多。为了能让产品尽快地占领市场，我们必须尽可能地减少验证时间。此时，验证工具的优势就体现出来了。Altera的SignalTapIⅡ逻辑分...
