上传资源列表
-
基于FPGA同步计数逻辑的十进制数字化频率基准研究 5
大小：341K 更新时间：2026-05-23 下载积分：9分
该项目实现了标准的十进制同步计数器，通过FPGA的触发器资源构建了稳定的计数逻辑，为复杂计时系统提供支持。
-
基于FPGA时序控制的十二进制循环计数与静态驱动研究 5
大小：1M 更新时间：2026-05-23 下载积分：9分
本项目设计了一个十二进制的循环计数逻辑，并驱动数码管进行静态显示，详细演示了非十进制系统的计数实现。
-
基于FPGA门级电路映射的位全加器运算单元设计研究 5
大小：245K 更新时间：2026-05-23 下载积分：9分
该项目深入探讨了加法器的底层硬件实现，通过级联位全加器，构建了支持多位并行加法运算的数字单元。
-
基于FPGA基础逻辑单元的数据选择器电路建模与研究 5
大小：623K 更新时间：2026-05-23 下载积分：9分
本项目通过最基础的FPGA逻辑单元，构建并验证了二选一数据选择器的功能，是学习硬件描述语言的入门基石。
-
基于FPGA位移加三算法的二进制-BCD码快速转换研究 5
大小：431K 更新时间：2026-05-23 下载积分：9分
该项目实现了一套高效的进制转换逻辑，采用经典的Shift-and-Add-3算法，在FPGA上完成了多位二进制到BCD码的实时变换。
