上传资源列表
-
维特比编码译码器 Viterbi译码算法 verilog代码
大小：1M 更新时间：2022-10-16 下载积分：9分
本压缩包中包含维特比编码和译码的全部verilog代码，包含测试代码和部分仿真结果 Viterbi 算法是一种最大似然译码算法，它是通过计算累积汉明距离，在卷积网络图上寻找一条与接收码字具有最小汉明距离的最大似然路...
-
EDA实训万年历加闹钟Verilog HDL程序
大小：4M 更新时间：2022-10-16 下载积分：9分
EDA实训万年历加闹钟Verilog HDL程序 EDA实训万年历加闹钟Verilog HDL程序
-
-
VHDL实现16位计数器(带源程序)
大小：238K 更新时间：2022-10-16 下载积分：9分
计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。 计数器的种类...
-
Quartus II EDA频率计设计
大小：3M 更新时间：2022-10-16 下载积分：9分
Quartus II9.0 进行的EDA频率计设计 1、频率计的测量范围为1MHz，量程分10KHz、100KHz和1000KHz三档（最大读数分别为9.99KHz、99.9KHz、999KHz）。 2、当读数大于999时，频率计处于超量程状态。此时显示器发出溢出...
