上传资源列表
-
FPGA全局时钟资源相关原语及使用
大小：2K 更新时间：2017-03-21 下载积分：2分
FPGA全局时钟资源相关原语及使用 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block Select RAM)...
-
-
FPGA开发流程及编程思想
大小：292K 更新时间：2017-03-21 下载积分：2分
FPGA开发流程及编程思想 原理图输入（对大型设计很少使用） 硬件描述语言VerilogHDL，VHDL HDL语言是硬件描述语言，不是硬件设计语言 用硬件电路设计思想来编写HDL
-
FPGA的产生mif文件的多种方法
大小：390K 更新时间：2017-03-21 下载积分：2分
FPGA的产生mif文件的多种方法 在一些需要特殊运算的应用电路中，只读存储器ROM是关键元件，设计人员通常利用ROM创建各种查找表，从而简化电路设计，提高电路的处理速度和稳定性。
-
