上传资源列表
-
理解Altera CPLD 中的时钟
大小：541K 更新时间：2019-01-24 下载积分：2分
本应用笔记介绍了MAX® II 和MAX V 器件中的外部与内部时序参数以及时序模型。Altera® 器件提供了与仿真到应用相符合的可预测器件性能。在进行器件编程前，您可以确定设计中最差情况下的时序延迟。您可以使用以下几...
-
应用说明：DK60 CPLD可编程逻辑器件的描述
大小：58K 更新时间：2019-01-24 下载积分：2分
本应用笔记介绍了DK60开发板上CPLD的基本功能。 DK60的数字胶合逻辑功能在现成的CPLD（可编程逻辑器件）上实现。 CPLD支持DK60的基本功能，如外部I / O和CF接口，但也为客户特定扩展提供了一个空闲区域.CPLD可通过6...
-
Altera EPM2210F324C3数据手册
大小：783K 更新时间：2019-01-24 下载积分：2分
MAX®II系列即时接通，非易失性CPLD基于0.18μm，6层金属闪存工艺，密度为240至2,210个逻辑单元（LE）（128至2,210个等效宏单元）和 非易失性存储8 Kbits。 与其他CPLD架构相比，MAX II器件具有高I / O数，快速性能...
-
CPLD/FPGA基础
大小：2M 更新时间：2019-01-24 下载积分：2分
CPLD/FPGA是80年代初期开始发展起来的一种数字电子器件开发与设计技术，是目前电子设计领域中最具活力和发展前途的一项技术，它的用途和影响甚至不亚于70年代单片机的发明和使用。CPLD/FPGA内部具有大量组成数字电路...
-
PCI I / O板，带有分立I / O，备用电池SRAM
大小：2M 更新时间：2019-01-24 下载积分：2分
描述：PCI总线游戏I / O板，具有96位离散输入或88位离散输出，定时器，Protect-U，SRAM和断电入侵事件记录器尺寸：半尺寸PCI卡I/ O数量：可编程96位输入或88位输出数字输入：1.兼容性：TTL级别2.数字电平输入：A.输...
