上传资源列表
-
获得赏金
5.00元 FPGA的数字频率计（含报告 代码 pcb图）大小：30M 更新时间：2026-09-05 下载积分：9分
基于FPGA的数字频率计功能描述本设计以FPGA为核心，结合信号调理、闸门控制与计数电路，实现输入信号频率精确测量与显示。采用等精度测频法，FPGA产生标准闸门信号，闸门开启期间对输入脉冲计数，经处理换算为频率值...
-
VHDL语言的序列信号发生器与检测器设计
大小：200K 更新时间：2026-09-04 下载积分：9分
基于VHDL的序列信号发生器与检测器功能描述本设计采用VHDL语言在FPGA上实现序列信号发生器与检测器联合设计，由时钟分频、序列发生、序列检测、控制与显示模块组成。发生器循环输出预设二进制序列，检测器采用有限状...
-
获得赏金
5.00元 51单片机数字频率计大小：36M 更新时间：2026-09-04 下载积分：9分
单片机数字频率计功能描述本设计以STC89C52单片机为核心，结合信号调理、闸门控制与计数电路，实现输入信号频率精确测量与显示。采用等精度测频法，单片机定时产生标准闸门信号，闸门开启期间对输入脉冲计数，经处理...
-
FPGA的数字钟（搭建的仿真）
大小：3M 更新时间：2026-09-03 下载积分：9分
基于FPGA的数字钟仿真系统功能描述本设计以FPGA为核心，采用硬件描述语言实现时、分、秒计时与手动校时功能的数字电子钟，在仿真平台搭建测试电路验证。系统由时钟分频、计时计数、校时控制、数码管显示模块组成，模...
-
VHDL语言的FPGA的出租车计费系统
大小：7M 更新时间：2026-09-03 下载积分：9分
基于VHDL的FPGA出租车计费系统功能描述本设计采用VHDL语言在FPGA上实现起步价、里程计费、低速等待计费及夜间加价功能的出租车计费系统，由时钟分频、里程计数、计费逻辑、按键控制与显示模块组成，配套VHDL代码，Qu...
