您现在的位置是:首页 > 技术资料 > ZYNQ PS PL通信文档
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

ZYNQ PS PL通信文档

更新时间:2020-04-11 10:52:10 大小:878K 上传用户:zhangkun2012查看TA发布的资源 标签:ZYNQ-7000通信 下载积分:3分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

    ZYNQ-7000 系列,比较有特色的地方之一是片内 PS 和 PL 的互联总线结构, ZYNQ 提供了条片内互联总线,这些总线都是遵循 AXI 协议的,其中 条是 CPU 作为 Master, 条是 FPGA作为 Master, 另外一条是 ACP 端口。 这么多的总线为处理器和 FPGA 之间提供了灵活和强大的通信能力。 

    安富利提供的ZYNQ PS与PL通信案例的内部资料,讲述了PS与PL之间的几种通信方式,并通过相关案例及测试结果给出相应的结论分析对比。主要内容如下:

介绍 Overview
1.
系统 HW 配置
2. SDK 软件工程
3. CPU 直接访问 PL BRAM
3.1 CPU
通过寄存器读写方式访问 PL BRAM
3.2 CPU
通过 memcopy 方式访问 PL BRAM
4. PS DMA
访问 PL
5. PL DMA
通过 S_HP0/1/2/3 端口访问 PS Memory
5.1
单端口读 Burst ReadPS Memory -> PL BRAM
5.2 单端口写 Burst WritePL BRAM -> PS Memory
5.3 单端口同时读写 Burst R/WPS Memory <-> PL BRAM
5.4 四端口同时读或写 Burst R/WPS Memory <-> PL BRAM
6. PL ACP port DMA Demo
7. Bandwidth result when PS & PL access DDR3 simultaneously
8.
总结

部分文件列表

文件名 大小
Zynq_PsPL_BwTest_v3.0_InitialDraft.pdf 878K

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载