推荐星级:
- 1
- 2
- 3
- 4
- 5
Xilinx Vivado设计套件中的设计实现
资料介绍
本文将介绍Vivado用于加速设计实现的技术。
在之前的一篇文章中,我们讨论了Vivado用于加速设计过程的“集成时间”阶段的一些技术。本文将介绍Vivado用于加速“设计实现”的技术。
Vivado分析场所和路线
FPGA设计中的布局布线(P&R)是找到将在FPGA芯片内部实现的真实物理设计的阶段。顾名思义,布局布线有两个步骤:放置和布线。放置确定应该使用FPGA芯片中的哪个块来实现设计的给定逻辑元件。路由步骤确定应使用哪些路由(FPGA中的线路)将放置的块彼此连接。许多传统的FPGA设计工具依赖于称为“模拟退火”的算法来执行布局布线。该算法的基本概念如图1所示。
部分文件列表
文件名 | 大小 |
Xilinx_Vivado设计套件中的设计实现.pdf | 1M |
全部评论(0)