积分商城

最新搜索： 可靠性设计 快速充电 grbl stm32 HD-TVI 嘉立创
您现在的位置是：首页 > 技术资料 > 基于VHDL语言的数字钟层次化设计与实现
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于VHDL语言的数字钟层次化设计与实现

更新时间：2020-07-19 12:59:31 大小：215K 上传用户：songhuahua查看TA发布的资源 标签：vhdl 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

EDA技术的关键就是用硬件描述语言来描述数字系统,简化了数字系统的设计过程。利用VHDL语言描述数字钟系统,采用自顶向下的方式设计,详述了数字钟底层文件中每个模块的设计思路,及顶层文件的生成,并通过下载仿真,最终实现了系统的设计,具有一定的可行性。

One of the keys to EDA technology is to use a hardware description language { HDL） to describe the digital system, thus simplifying the design process of the digital system. VHDL is used to describe the digital clock system, and the design is completed in the top- down method. This paper describes in detail the design thought for each module in the bottom document of the digital clock as well as the generation of the top document. After downloading and emulation, the design of the system is completed finally. It has a certain reference value and is feasible to some extent.

部分文件列表

文件名 大小
基于VHDL语言的数字钟层次化设计与实现.pdf 215K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号