推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

[VHDL+Verilog]两种语言UART源码 串口FPGA设计源码

更新时间:2020-05-22 08:34:38 大小:23K 上传用户:xzxbybd查看TA发布的资源 标签:vhdlverilog串口fpga 下载积分:3分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

[VHDL+Verilog]两种语言UART源码 串口FPGA设计源码




部分文件列表

文件名大小
[VHDL+Verilog]两种语言UART源码/
[VHDL+Verilog]两种语言UART源码/uart 源码 (VHDL)/
[VHDL+Verilog]两种语言UART源码/uart 源码 (VHDL)/address_decode_rtl.vhd2KB
[VHDL+Verilog]两种语言UART源码/uart 源码 (VHDL)/clock_divider.v2KB
[VHDL+Verilog]两种语言UART源码/uart 源码 (VHDL)/control_operation_fsm.vhd4KB
[VHDL+Verilog]两种语言UART源码/uart 源码 (VHDL)/cpu_interface_rtl.vhd2KB
[VHDL+Verilog]两种语言UART源码/uart 源码 (VHDL)/serial_interface_rtl.vhd6KB
[VHDL+Verilog]两种语言UART源码/uart 源码 (VHDL)/status_registers_rtl.vhd2KB
[VHDL+Verilog]两种语言UART源码/uart 源码 (VHDL)/tester.v3KB
[VHDL+Verilog]两种语言UART源码/uart 源码 (VHDL)/uart_tb.v1KB
[VHDL+Verilog]两种语言UART源码/uart 源码 (VHDL)/uart_top_rtl.vhd6KB
...

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载