推荐星级：
- 1
- 2
- 3
- 4
- 5
基于VHDL的数字时钟设计和时序仿真
资料介绍
随着科学技术的迅猛发展，在计算机技术的推动下电子技术获得了飞速的发展。电子产品几乎渗透到了工业、生活的各个领域，其中集成电路的设计正朝着速度快、性能高、容量大、体积小和微功耗的方向发展。基于这种情况，可编程逻辑器件的出现和发展大大改变了传统的系统设计方法。可编程逻辑器件和相应的设计技术主要体现在三个方面：一是可编程逻辑器件的芯片技术；二是适用于可逻辑编程器件的硬件编程技术，三是可编程逻辑器件设计的EDA开发工具，它主要用来进行可编程逻辑器件应用的具体实现[1]，在本设计中采用了集成度较高的FPGA可编程逻辑器件，选用了VHDL硬件描述语言和Quartus 11开发软件进行设计。VHDL硬件描述语言在电子设计自动化（EDA）中扮演着重要的角色，由于采用了具有多层次描述系统硬件功能的“自顶向下”（Top-Down）的全新设计方法，使设计师们摆脱了大量的辅助设计工作，而把精力集中于创造性的方案与概念构思上，用新的思路来发掘硬件设备的潜力，从而极大地提高了设计效率，缩短了产品的研制周期[2
Quartus 11软件是集成了编辑器、仿真工具、检查/分析工具和优化/综合工具的这些所有开发工具的一种集成的开发环境，通过该开发环境能够很方便的检验设计的仿真结果以及建立起与可编程逻辑器件的管脚之间对应的关系[3）
部分文件列表
| 文件名 | 大小 |
| 基于VHDL的数字时钟设计和时序仿真.pdf | 3M |
全部评论(0)