积分商城

最新搜索： 推完开关电源 CH340 排插 入门教程 LochMaster canopen
您现在的位置是：首页 > 源码 > 基于VHDL的时钟设计（de2开发平台）
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于VHDL的时钟设计（de2开发平台）

更新时间：2019-11-08 19:23:37 大小：3M 上传用户：lalahug查看TA发布的资源 标签：vhdl时钟设计de2 下载积分：9分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

基于VHDL的时钟设计（de2开发平台） 基于VHDL的时钟设计（de2开发平台）

image.png

部分文件列表

文件名文件大小修改时间
FPGA-clock/clock-report.doc395KB2010-04-25 23:23:44
FPGA-clock/jaymakenew/db/jaymake.db_info1KB2010-04-25 23:15:28
FPGA-clock/jaymakenew/db/jaymake.eco.cdb1KB2010-04-25 23:16:12
FPGA-clock/jaymakenew/db/jaymake.sim.vwf104KB2008-06-30 09:27:42
FPGA-clock/jaymakenew/db/jaymake.sld_design_entry.sci1KB2010-04-25 23:16:12
FPGA-clock/jaymakenew/db/wed.zsf1KB2008-07-04 18:00:52
FPGA-clock/jaymakenew/decoder9.bsf2KB2008-06-30 09:42:50
FPGA-clock/jaymakenew/divide50m.bsf2KB2008-06-30 09:42:50
FPGA-clock/jaymakenew/divide50m.vhd1KB2008-06-29 10:50:54
FPGA-clock/jaymakenew/jaymake.asm.rpt7KB2008-07-01 16:16:26
FPGA-clock/jaymakenew/jaymake.bsf3KB2008-06-30 09:42:50
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号