积分商城

最新搜索： 可靠性设计 快速充电 嘉立创 PCB库 氮化镓
您现在的位置是：首页 > 应用设计 > 基于VHDL的计时系统的设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于VHDL的计时系统的设计

更新时间：2018-09-13 07:44:12 大小：399K 上传用户：sun2152查看TA发布的资源 标签：vhdl计时系统 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

本次设计是通过使用VHDL语言设计了一个综合的计时系统，能实现年、月、日、时、分、秒、星期的计数综合计时功能，同时将计时结果用15个七段数码管显示，并且可通过两个设置键对计时系统有关的参数进行调整。综合计时电路可分为计年电路、计月电路、计日电路、计时电路、计分电路、计秒电路、计星期电路等7个子模块，这7个子模块都具有预置、计数和进位功能。

设计一个综合性的计时系统，要求能实现年、月、日、时、分、秒及星期的计数等综合计时功能，同时将计时结果通过15个七段数码管显示，并且可通过两个设置键，对计时系统的有关参数进行调整

部分文件列表

文件名 大小
基于VHDL的计时系统的设计.doc 399K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号