您现在的位置是:首页 > 教程 > 硬件描述语言Verilog HDL
推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

硬件描述语言Verilog HDL

更新时间:2018-04-17 21:32:16 大小:5M 上传用户:z00查看TA发布的资源 标签:硬件描述verilog hdl 下载积分:1分 评价赚积分 (如何评价?) 收藏 评论(1) 举报

资料介绍

一、什么是Verilog HDL


Verilog HDL是一种用于数字逻辑电路设计的硬件描述语言(Hradware DescripTIon Language ),可以用来进行数字电路的仿真验证、时序分析、逻辑综合。


用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。


Verilog HDL 既是一种行为描述语言也是一种结构描述语言。


既可以用电路的功能描述,也可以用元器件及其之间的连接来建立Verilog HDL模型。


二、Verilog HDL的发展历史


1983年,由GDA(GateWay Design AutomaTIon)公司的Phil Moorby首创;


1989年,Cadence公司收购了GDA公司;


1990年, Cadence公司公开发表Verilog HDL;


1995年,IEEE制定并公开发表Verilog HDL1364-1995标准;


1999年,模拟和数字电路都适用的Verilog标准公开发表


部分文件列表

文件名 大小
verilog_hdl.ppt 5M

全部评论(1)

  • 2018-07-07 16:39:18longchengmuyun

    有点复杂吧~~~~~~~~~~~~~~~~~~~~