推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

Verilog实现的DDS正弦信号发生器和测频测相模块

更新时间:2019-11-12 18:35:10 大小:1M 上传用户:lalahug查看TA发布的资源 标签:verilogdds正弦信号发生器 下载积分:9分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

Verilog实现的DDS正弦信号发生器和测频测相模块

部分文件列表

文件名文件大小修改时间
WorkOneBetaC/Adjust.v2KB2007-08-21 22:08:06
WorkOneBetaC/Accumulater.v1KB2007-08-22 13:21:52
WorkOneBetaC/Adapter.v1KB2007-08-17 19:43:28
WorkOneBetaC/Adjust.v.bak2KB2007-08-21 22:08:06
WorkOneBetaC/DDS.v1KB2007-08-17 19:46:10
WorkOneBetaC/FreFindTable.v6KB2007-08-17 19:43:18
WorkOneBetaC/FreFindTable_bb.v5KB2007-08-17 19:42:56
WorkOneBetaC/Measure.v6KB2007-08-21 22:03:50
WorkOneBetaC/PhaseFindTable.v6KB2007-08-17 13:00:38
WorkOneBetaC/PhaseFindTable_bb.v5KB2007-08-16 21:28:36
WorkOneBetaC/Read.v.bak2KB2007-08-21 20:00:26
...

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载