推荐星级:
- 1
- 2
- 3
- 4
- 5
基于Verilog HDL语言的FPGA设计
资料介绍
采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件
状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog
状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog
部分文件列表
文件名 | 大小 |
基于Verilog HDL语言的FPGA设计 | 132K |
相关下载
- 华为模块电源管理设计指导-(V100R001_02 Chi...
- 华为LGA模块PCB设计指导_V2.0_20150126.pdf
- HUAWEI Module USB Interface Descriptor Gui...
- HUAWEI ME909s-821 LTE LGA模块硬件指南V100R...
- HUAWEI ME909s-821 LTE LGA Module Acceptanc...
- HUAWEI 30 mm x 30 mm LGA Module Hardware M...
- HUAWEI 30 mm x 30 mm LGA Module Developmen...
- Altium_Designer_规则设置三例.pdf
- STM32F407产品技术培训-DSP库及其例程
- STM32F407产品技术培训-2.浮点单元.pdf
全部评论(1)
2016-02-25 19:11:43ufo制造商
在自学fpga谢谢了