- 1
- 2
- 3
- 4
- 5
VCS简明使用教程
资料介绍
仿真的过程
编译Compile VCS对源文件进行编译，生成中间文件和可执行文件仿真Simulate运行可执行文件，对设计进行仿真调试
通过观察波形、设置断点、追踪信号、查看schematic等来发现错误，并进行纠正
覆盖率测试
通过在编译时，加入覆盖率测试的选项、仿真后，生成包含覆盖率信息的中间文件来显示测试平台的正确性和完备性。
一个常见的编译命令如下：
vcs f-y+libext+-V\
-P-Mupdate-o-I +V2k-R-RI-s\
-debug_all+vcsd +define++timopt+<>-line\
+incdir+++memopt[+2]-sverilog-mhdl +ad\
-full64-comp64+nospecify +notimingcheck-ntb +race\
-ova_file +vpdfile++vpdfilesize+\
+vpdupdate +cli++vcs+initmem+011lxlz\
+vcs+initreg+0|1lx|z +Vc
-cm lineltgllcondlfsmlpathlbranch-cm_dir\
-vlib-file是Verilog文件，包含了引用的module的定义，可以是绝对路径，也可以是相对路劲。
-y1ibdir是参考库的目录，vcs从该目录下寻找包含引用的module的Verilog文件，这些文件的文件名必须和引用的module的名一样
+libextt++..vcs在参考库目录下寻找以.v和.vhd为扩展名的文件。
多个扩展名之间用“+”连接。
部分文件列表
| 文件名 | 大小 |
| VCS简明使用教程.pdf | 5M |
最新上传
- 打赏
- 30日榜单
-
21ic小能手 打赏10.00元 16小时前
-
21ic小能手 打赏5.00元 16小时前
-
21ic小能手 打赏5.00元 16小时前
-
21ic小能手 打赏5.00元 16小时前
-
21ic下载 打赏320.00元 1天前
用户：liqiang9090
-
21ic下载 打赏260.00元 1天前
用户：gsy幸运
-
21ic下载 打赏110.00元 1天前
用户：zhengdai
-
21ic下载 打赏130.00元 1天前
用户：WK520077778
-
21ic下载 打赏100.00元 1天前
用户：sun2152
-
21ic下载 打赏70.00元 1天前
用户：xuzhen1
-
21ic下载 打赏40.00元 1天前
用户：w178191520
-
21ic下载 打赏70.00元 1天前
用户：xzxbybd
-
21ic下载 打赏50.00元 1天前
用户：铁蛋锅
-
21ic下载 打赏30.00元 1天前
用户：kk1957135547
-
21ic下载 打赏30.00元 1天前
用户：forgot
-
21ic下载 打赏30.00元 1天前
用户：w993263495
-
21ic下载 打赏30.00元 1天前
用户：年轻的国王
-
21ic下载 打赏30.00元 1天前
用户：happypcb
-
21ic下载 打赏30.00元 1天前
用户：不觉明了
-
21ic下载 打赏20.00元 1天前
用户：xujibicool
-
21ic下载 打赏10.00元 1天前
用户：idlaoming
-
21ic小能手 打赏10.00元 1天前
-
21ic小能手 打赏5.00元 1天前
-
21ic小能手 打赏5.00元 1天前
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏20.00元 3天前
-
21ic小能手 打赏20.00元 3天前
-
注册1 打赏0.01元 3天前
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.05元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
用户：xlhtracy
-
注册1 打赏0.01元 3天前
-
注册1 打赏0.01元 3天前
用户：21ic下载
全部评论(1)
2024-01-31 17:31:11yaoweipeng
不错