推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

USB3.0中五分频电路设计

更新时间:2020-05-29 08:22:40 大小:205K 上传用户:songhuahua查看TA发布的资源 标签:usb 下载积分:5分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

基于65 nm CMOS工艺,分别采用CML电路和TSPC电路设计并实现一种新型五分频电路,适用于USB 3.0物理层中时钟频率的五分频转换,且输出占空比基本满足50%,仿真结果表明采用CML电路构建的分频器可稳定工作在8 GHz的输入时钟频率,此时功耗为1.9 mW,采用TSPC电路构建的分频器可稳定工作在10 GHz输入时钟频率,此时功耗为0.2 mW,2种分频电路都满足USB 3.0规范要求,完全达到预期目标。

A new divided-by-5 frequency divider based on current mode logic(CML) and true single phase clock(TSPC) are designed and implemented by using 65 nm CMOS process divider is applied to the clock frequency conversion in physical layer of USB3.0,and the output signal has a 50% duty ulation result show the divider based on CML can work in 8 GHz frequency steadily and it's power dissipation is 1.9 mW;the divider based on TSPC can work in 10 GHz frequency steadily and it's power dissipation is 0.2 h dividers can satisfy the standard of USB3.0.

部分文件列表

文件名 大小
USB3.0中五分频电路设计.pdf 205K

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载