积分商城

最新搜索： python 上位机 pcap02 原理图 quickpcb SDCC 神经网络
您现在的位置是：首页 > 源码 > URAT串口 VHDL逻辑程序与仿真
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

URAT串口 VHDL逻辑程序与仿真

更新时间：2020-07-01 20:45:56 大小：86K 上传用户：xzxbybd查看TA发布的资源 标签：urat串口vhdl 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

URAT串口 VHDL逻辑程序与仿真

1. 顶层程序与仿真
（1）顶层程序
--文件名：top.vhd。
--功能：顶层映射。
--最后修改日期：2004.3.24。

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity top is

    Port (clk32mhz,reset,rxd,xmit_cmd_p_in:in std_logic;    --总的输入输出信号的定义

            rec_ready,txd_out,txd_done_out:out std_logic;

txdbuf_in:in std_logic_vector(7 downto 0);         --待发送数据输入

             rec_buf:out std_logic_vector(7 downto 0));                  --接收数据缓冲

end top;

architecture Behavioral of top is

 

component reciever

    Port (bclkr,resetr,rxdr:in std_logic;

            r_ready:out std_logic;

               rbuf:out std_logic_vector(7 downto 0));

end component;

 

component transfer

    Port (bclkt,resett,xmit_cmd_p:in std_logic;

            txdbuf:in std_logic_vector(7 downto 0);

               txd:out std_logic;

               txd_done:out std_logic);

end component;

 

component baud

    Port (clk,resetb:in std_logic;

            bclk:out std_logic);

end component;

 

signal b:std_logic;

begin

u1:baud port map(clk=>clk32mhz,resetb=>reset,bclk=>b);             --顶层映射

u2:reciever port map(bclkr=>b,resetr=>reset,rxdr=>rxd,r_ready=>rec_ready,

                     rbuf=>rec_buf);

u3:transfer port map(bclkt=>b,resett=>reset,xmit_cmd_p=>xmit_cmd_p_in,


部分文件列表

文件名 大小
URAT_VHDL程序与仿真.doc 86K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号