- 1
- 2
- 3
- 4
- 5
URAT串口 VHDL逻辑程序与仿真
资料介绍
URAT串口 VHDL逻辑程序与仿真
1. 顶层程序与仿真
（1）顶层程序
--文件名：top.vhd。
--功能：顶层映射。
--最后修改日期：2004.3.24。
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity top is
Port (clk32mhz,reset,rxd,xmit_cmd_p_in:in std_logic; --总的输入输出信号的定义
rec_ready,txd_out,txd_done_out:out std_logic;
txdbuf_in:in std_logic_vector(7 downto 0); --待发送数据输入
rec_buf:out std_logic_vector(7 downto 0)); --接收数据缓冲
end top;
architecture Behavioral of top is
component reciever
Port (bclkr,resetr,rxdr:in std_logic;
r_ready:out std_logic;
rbuf:out std_logic_vector(7 downto 0));
end component;
component transfer
Port (bclkt,resett,xmit_cmd_p:in std_logic;
txdbuf:in std_logic_vector(7 downto 0);
txd:out std_logic;
txd_done:out std_logic);
end component;
component baud
Port (clk,resetb:in std_logic;
bclk:out std_logic);
end component;
signal b:std_logic;
begin
u1:baud port map(clk=>clk32mhz,resetb=>reset,bclk=>b); --顶层映射
u2:reciever port map(bclkr=>b,resetr=>reset,rxdr=>rxd,r_ready=>rec_ready,
rbuf=>rec_buf);
u3:transfer port map(bclkt=>b,resett=>reset,xmit_cmd_p=>xmit_cmd_p_in,
部分文件列表
| 文件名 | 大小 |
| URAT_VHDL程序与仿真.doc | 86K |
最新上传
- 打赏
- 30日榜单
-
21ic小能手 打赏10.00元 15小时前
-
21ic小能手 打赏20.00元 17小时前
-
21ic小能手 打赏20.00元 17小时前
-
注册1 打赏0.01元 1天前
-
注册1 打赏0.01元 1天前
用户：xlhtracy
-
注册1 打赏0.01元 1天前
用户：xlhtracy
-
注册1 打赏0.01元 1天前
用户：xlhtracy
-
注册1 打赏0.01元 1天前
用户：xlhtracy
-
注册1 打赏0.01元 1天前
用户：xlhtracy
-
注册1 打赏0.01元 1天前
用户：xlhtracy
-
注册1 打赏0.01元 1天前
用户：xlhtracy
-
注册1 打赏0.01元 1天前
用户：xlhtracy
-
注册1 打赏0.05元 1天前
用户：xlhtracy
-
注册1 打赏0.01元 1天前
用户：xlhtracy
-
注册1 打赏0.01元 1天前
-
注册1 打赏0.01元 1天前
用户：21ic下载
-
注册1 打赏0.01元 1天前
用户：21ic下载
-
21ic小能手 打赏0.03元 1天前
用户：21ic下载
-
21ic小能手 打赏0.01元 1天前
用户：21ic下载
-
21ic小能手 打赏0.01元 1天前
用户：21ic下载
-
21ic小能手 打赏0.02元 1天前
全部评论(0)