积分商城

最新搜索： 编译软件 JESD79-3F 变送器 环路补偿 uvc 掌控板原理图
您现在的位置是：首页 > 源码 > uart16550 控制器 FPGA设计verilog源码
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

uart16550 控制器 FPGA设计verilog源码

更新时间：2023-10-07 08:59:56 大小：207K 上传用户：铁蛋锅查看TA发布的资源 标签：控制器fpgaverilog 下载积分：9分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

uart16550 控制器 FPGA设计verilog源码

部分文件列表

文件名文件大小修改时间
uart16550 控制器 FPGA设计verilog源码/uart16550/bench/CVS/Entries1KB2001-08-17 04:28:08
uart16550 控制器 FPGA设计verilog源码/uart16550/bench/CVS/Repository1KB2001-08-17 04:28:08
uart16550 控制器 FPGA设计verilog源码/uart16550/bench/CVS/Root1KB2001-08-17 04:28:08
uart16550 控制器 FPGA设计verilog源码/uart16550/bench/verilog/CVS/Entries1KB2001-08-17 04:28:08
uart16550 控制器 FPGA设计verilog源码/uart16550/bench/verilog/CVS/Repository1KB2001-08-17 04:28:08
uart16550 控制器 FPGA设计verilog源码/uart16550/bench/verilog/CVS/Root1KB2001-08-17 04:28:08
uart16550 控制器 FPGA设计verilog源码/uart16550/bench/verilog/uart_test.v9KB2001-08-13 00:28:04
uart16550 控制器 FPGA设计verilog源码/uart16550/bench/vhdl/.keepme1KB2001-08-13 02:52:36
uart16550 控制器 FPGA设计verilog源码/uart16550/bench/vhdl/CVS/Entries1KB2001-08-17 04:28:08
uart16550 控制器 FPGA设计verilog源码/uart16550/bench/vhdl/CVS/Repository1KB2001-08-17 04:28:08
uart16550 控制器 FPGA设计verilog源码/uart16550/bench/vhdl/CVS/Root1KB2001-08-17 04:28:08
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号