积分商城

最新搜索： pads QT 电压电流采样 ucosii2.86 MODBUS-RTU 2.8寸彩屏（ILI9341）spi
您现在的位置是：首页 > 技术资料 > 基于门延时的数字TDC电路设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

基于门延时的数字TDC电路设计

更新时间：2020-05-19 06:18:35 大小：226K 上传用户：IC老兵查看TA发布的资源 标签：现场可编程门阵列集成电路 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(1) 举报

资料介绍

为了扩大时间数字转换（Time to Digital Converter,TDC）的测量范围并提高其分辨率,确保测量结果的正确有效,提出了一种数字TDC电路的设计方法。采用与工艺无关的环形门延时单元的设计方法,缩小了电路规模,且可以方便地移植到其它系统中。通过Verilog HDL语言对该设计进行了RTL级的描述,最后通过了时序仿真和FPGA验证。该设计方法与现有设计方法相比,使用较少的逻辑资源达到了大量程高精度的测量要求,计数结果正确稳定。

In order to improve the measuring range of the TDC circuit and its resolution,to ensure that the measuring results are correct and effective,this paper puts forward a kind of digital TDC circuit design can reduce the circuit scale and can be easily ported to other s paper uses the language of Veriolg HDL to design the circuit in RTL level and passes the timing simulation and FPGA verification at achieves the requirements of wide range and high precision by using the gate time delay method and reduce the logic resources count results are correct and stable.

部分文件列表

文件名 大小
基于门延时的数字TDC电路设计.pdf 226K

【关注B站账户领20积分】

相关下载

全部评论(1)

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号