积分商城

最新搜索： Autosar canopen SV6166 以太网 D3000 锦锐
您现在的位置是：首页 > 技术资料 > 面向硬件仿真的SystemVerilog断言检查电路生成研究
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

面向硬件仿真的SystemVerilog断言检查电路生成研究

更新时间：2020-05-18 05:02:43 大小：267K 上传用户：守着阳光1985查看TA发布的资源 标签：system verilog 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

提出了一种针对SystemVerilog断言的断言检查电路综合方法。综合而成的断言检查电路可以被用于硬件仿真中。方法基于移位寄存器链保存电路信号的历史数据,并利用断言电路间寄存器共用减少硬件资源使用。实验结果表明,与已有的断言综合方法比较,本方法具有有效性。

In this paper,a method to generate hardware checker circuits from SystemVerilog assertions for hardware emulation is main idea is to construct the checker circuit based on shift-register also introduce a method to minimize the hardware resource consumption by sharing registers among different experimental results comparing with former the researches show the effectiveness of the proposed method.

部分文件列表

文件名 大小
面向硬件仿真的SystemVerilog断言检查电路生成研究.pdf 267K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号