推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

SystemVerilog与功能验证分析

更新时间:2019-09-11 06:12:33 大小:3M 上传用户:sun2152查看TA发布的资源 标签:systemverilog 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

功能验证技术和方法学概要

·为什么需要IC验证IC设计复杂度巨大,规模已达上亿门级。

70%验证,30%设计。验证是IC设计的关键部分

什么是验证

验证是确保设计和预定的设计期望一致(吻合)的过程。

IC设计不同阶段验证形式1)寄存器传输级(RTL)的功能验证。

2)门级的仿真,为了验证综合后网表和期望的功能是否一致。

3)形式验证(等价性检查)来确保门级网表和RTL代码的一致性。

4)时序验证,为了验证设计能否在特定的频率上运行,通常采用静态验证工具

功能验证平台

验证平台的主要功能如下:

1)产生激励。

2)把激励应用到被测设计中。

3)检查结果和验证测试是否通过,也就是确保被测设计的输出和期望一致。

激励产生形式

1)用户直接输入,即直接测试(direct test)。

2)种子随机生成,即随机测试(random test)。

3)用户可控的随机输入,即约束随机测试

(constraint random test)


部分文件列表

文件名 大小
SystemVerilog与功能验证分析.pdf 3M

部分页面预览

(完整内容请下载后查看)

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载