积分商城

最新搜索： 4g dtu mbedded DisplayPort (eDP) Proposal v1.5 蓝牙 逻辑分析仪 STM32F051COOS 代码 杰理蓝牙AC6973 SDK
您现在的位置是：首页 > 技术资料 > SystemVerilog验证方法实例random_generator
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

SystemVerilog验证方法实例random_generator

更新时间：2019-09-10 06:25:46 大小：4M 上传用户：sun2152查看TA发布的资源 标签：systemverilog 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

We have seen how to generate random numbers. But the numbers range from-

(2**32-1) to 2**32. Most of the time, the requirement don't need this range.

For example, take a memory. The address starts from 0 to some 1k or

1m. Cenerating a random address which DUT is not supporting is meaningless.

In verilog there are no constructs to constraint randomization. Fallowingexample demonstrated how to generate random number between 0 to 10. Using

% operation, the remainder of any number is always between 0 to 10.

The above example shows the generation of numbers from 0 to N. Some specification require the range to start from non Zero number. MIN +{$random}

%((MAX-MIN) will generate random numbers between MIN and MAX.


部分文件列表

文件名 大小
SystemVerilog验证方法实例random_generator.pdf 4M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号