推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

万兆以太网及SDH+STM64用CMOS并串转换芯片设计

更新时间:2019-06-19 05:38:20 大小:13M 上传用户:sun2152查看TA发布的资源 标签:以太网sdhstm64cmos 下载积分:1分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

多媒体通信的快速发展使得对网络通信容量的需求也在不断增长,万兆以太网技术的发展正是适应了这一需求。而作为通信系统骨干网络所采用的主要标准,SDH(Synchronous Digital Hierarchy)也得到了广泛的应用。

作为万兆以太网和SDH收发机的重要模块之一,并串转换电路需要处理频率约为数据速率(10-Gb/s)一半的高频信号。本文给出了一个应用于万兆以太网的10Gb/s4:1并串转换电路,考虑到芯片的通用性,该并串转换芯片也支持SDHSTM-64的应用。树型结构的使用降低了大部分电路的工作速率,从而简化了设计,也减小了芯片功耗。

在2:1并申转换单元中采用了改进的并行结构,利用一系列D-Latch(D锁存器)调整进入数据选择器的时钟和数据间的相位关系,以提供更大的相位裕量,使电路可以更可靠地工作。在高速2-bit数据选择器的设计中采用了并联峰化技术,以拓展其带宽。文章给出了并串转换电路的系统设计方案、各模块设计要点、模拟结果以及在芯片测试结果。芯片使用TSMC0.18-umCMOS工艺实现。在1.8V供电电压下,芯片输出数据速率达到了10-Gb/s,芯片面积1.4x1mm2,功耗300mW,低于同类芯片功耗。


部分文件列表

文件名 大小
万兆以太网及SDH+STM64用CMOS并串转换芯片设计.pdf 13M

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载