推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

高频锁相环PLL电路在版图布局设计中的相关探讨

更新时间:2020-06-20 11:12:30 大小:2M 上传用户:xiaohei1810查看TA发布的资源 标签:锁相环 下载积分:5分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

锁相环(PLL)是一种反馈电路或者模块,主要由压控振荡器、滤波器、鉴相鉴频器和分频器等电路模块组成。锁相环在工作过程中,当输出信号频率与输入信号频率相等时,输出电压与输入电压保持固定的相位差,即输出电压与输入电压的相位被锁住。最后分析了核心电路模块对版图布局的要求,需要注意工艺制造过程中LOD效应、WPE效应对器件参数的影响及如何去规避,使锁相环版图性能达到设计指标要求。

部分文件列表

文件名 大小
高频锁相环PLL电路在版图布局设计中的相关探讨.pdf 2M

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载