积分商城

最新搜索： 收音机 矿机 风扇 16x64上下 雷达 pdf 阅读器
您现在的位置是：首页 > 教程 > 设计可综合状态机几种状态编码方式的比较
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

设计可综合状态机几种状态编码方式的比较

更新时间：2019-06-12 09:56:46 大小：118K 上传用户：z00查看TA发布的资源 标签：可综合状态机编码 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

本文介绍了采用verilog硬件描述语言设计有限状态机时几种常用的状态编码方式,并结合有限状态机的设计例子来比较各编码方式。

二进制码与格雷码对比的话，格雷码跳转时候只有一个状态位发生跳转，可以有效的消除多条信号线由于传输延时或门延时所产生的毛刺，也可以减低功耗。不过此处有疑问，因为不一定是1-2-3-4这样跳转，也有可能是1-3-2-4这样跳转，格雷码也会出现多位跳转的情况，需要进一步查看资料。

因为独热码消占用的触发器比较多，而LUT和DFF是FPGA里最不缺的资源（大量触发器闲置），因此在FPGA编程时用独热码效果比较好。CPLD中组合资源较多时序资源较少，因此用格雷码或二进制码较好。IC设计中需要综合考虑，如果时序满足的情况下面积与速度综合看用格雷码比较好，因为独热码的资源会大大增加面积。


部分文件列表

文件名 大小
NUD2AN5INTT0UxeQh.pdf 118K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号