N32G030系列硬件设计指南

N32G030系列硬件设计指南 N32G030 系列 MCU 硬件设计检查列表 1.1 供电电源简介 N32G030 系列芯片工作电压（VDD）为 1.8V~5.5V。主要有：VDD、VDDA 引脚。具体请参考相关数 据手册。 1.2 VDD 供电方案 VDD 为 MCU 主电源，必须由稳定的外部电源供电，电压范围 1.8V~5.5V，所有 VDD 引脚都需就近放 置一颗 0.1uF 去耦电容，其中一个 VDD 管脚还需增加一颗 4.7uF 去耦电容。去耦电容具体设计请参考 第三章节各封装最小系统参考设计原理图。 VDDA 为模拟电源，为大部分模拟外设供电。VDDA 输入管脚建议放置一个 0.1uF 和一个 1uF 的电容。 1.3 外部引脚复位电路 当NRST引脚上出现低电平(外部复位) 将产生系统复位。外部NRST引脚复位参考电路如下。 注：复位引脚NRST在设计时不能悬空，外挂电容0.1uF作为典型参考值给出，若需加快复位时间，NRST 引脚可外加上拉，上拉电阻典型值10K，另外用户可根据产品实际需要决定是否增加复位按键。 1.4 外部时钟电路 N32G030 系列 MCU 包含 2 个外部时钟：外部高速时钟 HSE（4MHz~20MHz）和外部低速时钟 LSE（通 常使用 32.768KHz）。 HSE 和 LSE 根据晶振特性配置相应的负载电容，详细请参考相关数据手册中外部时钟特性描述。 在使用 LSE 时，相邻的 IO 管脚（以 N32G030C8L7 为例，相邻管脚为 PC13 和 PF0）不能有 GPIO 翻转 电平信号，邻近管脚参考图 1-2。翻转的电平信号会导致 LSE 工作不稳定。 注：图中电阻值只作为典型参考值给出。 1.6 独立 ADC 转换器 为提高转换精度，ADC 有一对独立的供电电源，一个独立的 VDDA 引脚给 ADC 供电，VSSA 引脚作 为模拟供电的接地端，它可以被单独滤波和屏蔽后给 ADC 供电，以减少 PCB 板级噪音的干扰。 关于 ADC 电路设计，请注意如下几点： 1） 在使用 ADC 采样时，建议缩短 ADC 采样通道的外部走线距离； 2） ADC 的输入信号周边建议远离一些高频翻转信号； 3） 在 ADC 转换期间，芯片不支持修改 ADC 配置，如需修改配置，需要等待当前转换结束或者关 闭 ADC 后，再进行配置； 4） 在使用某一 ADC 通道时，不能在其它未使用的 ADC 采样通道施加负压（比如-0.2V）， 如果 施加了此负电压，会导致正常采样的 ADC 通道电压被拉低，导致采样的数据不准； 5） 在使用某一 ADC 通道时，不能在其它未使用的 ADC 采样通道施加高压（大于 VDD 电压）， 如果施加了此高电压，会导致正常采样的 ADC 通道电压被拉高，导致读取的数据不准。 6） 在使用 ADC 时，RAIN 的最大值不能太大，需要符合如下公式： IO 上电脉冲处理 上电过程中由于 IO 处于高阻态及内部电路耦合特性，上电瞬间会引起 IO 上出现高电平脉冲（实际的 高脉冲电压值请用户实测）。若该脉冲会影响其应用，建议在对应 IO 上挂适当电容（1nF~100nF）或外 加适当下拉电阻(10K~100K)处理。 下图为开发板 N32G030C8L7-STB 1.0 上电过程中 IO(PA9)波形图： 注：TC: 标准 5V IO；在使用芯片时需注意高于 5V 的信号对 IO 的影响。 1.9 防静电设计 1.9.1 PCB 设计 对于普通两层板的 PCB 设计，建议信号线周围做包地处理，PCB 板边也尽量做到铺地环绕。在成本允 许的条件下，可以用四层板或多层板设计，在多层 PCB 中地线面作为一个重要的电荷源，可抵消静电 放电源上的电荷，这有利于减小静电场带来的问题。PCB 地线面也可作为其对信号线的屏蔽体（当然， 地线面的开口越大，其屏蔽效能就越低）。另外，如果发生放电，由于 PCB 板的地平面很大，电荷很容 易注入到地线面中，而不是进入到信号线中。这样将有利于对元件进行保护，因为在引起元件损坏前， 电荷可以泄放掉。 1.9.2 ESD 防护器件 在实际产品设计中，芯片自身有一定的抗静电能力，N32G030 系列 MCU ESD（HBM）模式下静电等级 为+/-4KV，但如果有更高的 ESD 防护等级要求，且有芯片的管脚需要直接外接作为产品的输出或输入 口，此时，芯片的管脚就直接暴露在产品的最外面，不能通过铺地等方式进行隔离。这种条件下，一般 需要考虑外加 ESD 防护器件，TVS 管是一种典型的 ESD 保护器件，以下是典型的连接方式示例。