N32G030系列产品用户手册

N32G030系列产品用户手册 2 存储器和总线架构 系统架构 总线架构 主系统由以下部分构成：  两个主驱动单元：  Cortex®-M0 内核系统总线  通用 DMA  六个被动单元  内部 SRAM  内部闪存存储器  ADC  AHB 到 AHB 的桥，它连接一些 AHB 设备  AHB 到 APB 的桥(AHB2APBx, x=1,2)，它连接所有的 APB 设备 这些都是通过一个多级的 AHB 总线构架相互连接的，如图 2-1 所示： CPU 系统总线：连接 Cortex®-M0 内核的 Sbus 总线到总线矩阵，用来指令预取，数据加载（常量加载 和调试访问）及 AHB/APB 外设访问。  DMA 总线：DMA 的 AHB 主控接口连接到总线矩阵，总线矩阵协调着内核和 DMA 到 SRAM、闪存 和外设的访问。  总线矩阵协调内核系统总线和 DMA 主控总线之间的访问仲裁，仲裁利用轮换算法。总线矩阵包含 2个驱动部件(CPU 的系统总线、DMA 总线)和 6 个从部件(闪存存储器接口、SRAM、ADC 和 AHB 系统 总线 1/2)。AHB 一些外设通过总线矩阵与系统总线 1 相连，系统总线 2 连接 2 个 AHB2APB 桥。  系统包含 2 个 AHB2APB 桥，即 AHB2APB1 和 AHB2APB2。其中 APB1 包含 14 个 APB 外设，PCLK 的最高速度为 48MHz；APB2 包含 11 个 APB 外设，PCLK 最高速度等于 48MHz。 总线地址映射 总线地址映射包括所有 AHB 和 APB 外设：AHB 外设、APB1 外设、APB2 外设、Flash、SRAM、SystemMemory 等。具体映射如下 启动管理 启动地址 在系统启动时，可以通过 BOOT0 引脚和用户选项字节 BOOT 配置，来选择在复位后的启动模式，在系统 复位后或从掉电模式退出时，BOOT引脚的值将被被重新锁存。经过启动延迟之后，CPU从地址0x0000_0000 获取堆栈顶的地址，并从地址 0x0000_0004 指示的复位向量地址开始执行代码。由于 Cortex®-M0 始终从地 址 0x0000_0000 和 0x0000_0004 获取堆栈顶指针和复位向量，所以启动仅适合于从 CODE 代码区开始，设 计上需要对启动空间进行地址重映射。有三种启动模式可选：  从主闪存存储器(Main Flash)启动：  主闪存存储器被映射到启动空间（0x0000_0000）；  主闪存存储器可在两个地址区域访问，0x0000_0000 或 0x0800_0000；  从系统存储器(System Memory)启动：  系统存储器被映射到启动空间（0x0000_0000）；  系统存储器可在两个地址区域访问，0x0000_0000 或 0x1FFF_0000；  从内置 SRAM 启动：  内置 SRAM 被映射到启动空间（0x0000_0000）；  内置 SRAM 可在两个地址区域访问，0x0000_0000 或 0x2000_0000； 启动配置 可以通过 BOOT0 引脚和用户选项字节 BOOT 配置选择三种不同启动模式. 注：其中BOOT0和GPIO复用，上电默认复用为输入下拉。 内嵌启动程序 内嵌的自举程序存放在系统存储器 System Memory 内，用于通过 USART1 对闪存存储器进行重新编程。而 USART1 接口除了可以依靠外部时钟（HSE）外，还可以依靠内部 8MHz 振荡器（HSI）运行。进一步的细 节请查询自举程序手册。 存储系统（Memory system） 程序存储器、数据存储器、寄存器和输入输出端口被组织在同一个 4GB 的线性地址空间内。数据字节以小 端格式存放在存储器中，一个字里的最低地址字节被认为是该字的最低有效字节，而最高地址字节是最高 有效字节。对程序存储器和数据存储器的规格说明如下。 FLASH 规格 Flash 由主存储区、信息区组成，以下分别进行说明：（以下说明中的容量值不含 ECC）  主存储区最大为 64KB，也称作主闪存存储器，包含 128 个 Page，用于用户程序的存放和运行，以及 数据存储。  信息区为 5KB，包含 10 个 Page，由系统存储区（3KB）、系统配置区（1.5KB）、选项字节区（0.5KB） 组成：  系统存储区为 3KB，包含 6 个 Page，也称作 System Memory，用于引导程序（BOOT）的存放和 运行。  系统配置区为 1.5KB，包含 3 个 Page。  选项字节区为 0.5KB，包含 1 个 Page，也称作 OptionByte，有效空间为 14B，BOOT 程序、用户 程序均可以读写擦。 存储地址 主存储区、信息区都分配了总线地址空间。 闪存存储器被组织成 32 位宽的存储器单元，可以存放代码和数据常数。 信息区分为三个部分：  系统存储区是用于存放在系统存储器自举模式下的启动程序，启动程序使用 USART1 接口实现对闪存 存储器的编程。  系统配置区，包含芯片基本信息。  选项字节区。 对主存储器和信息块的写入由内嵌的闪存编程/擦除控制器管理。 闪存存储器有两种保护方式防止非法的访问（读、写、擦除）：  页写入保护（WRP）  读出保护（RDP） 在执行闪存写操作时，任何对闪存的读操作都会锁住总线，在写操作完成后读操作才能正确地进行；即在 进行写或擦除操作时，不能进行代码或数据的读取操作。 进行闪存编程操作时（写或擦除），必须打开内部的 RC 振荡器（HSI）。 注： 在低功耗模式下，所有闪存存储器的操作都被中止。 读写操作 Flash 写操作仅支持 32 位操作，写操作之前先擦除 Flash，擦除最小块大小是一个页 0.5KB。写操作分为擦 除和编程阶段。 读 Flash 时，读的等待周期数可以通过寄存器配置。使用时，需要结合 SYSCLK 时钟频率进行计算。比如： 当 SYSCLK <=18MHz 时，等待周期数最小为 0；当 18MHz< SYSCLK <=36MHz 时，等待周期数最小为 1； 当 36MHz< SYSCLK <=48MHz 时，等待周期数最小为 2。 注意：无论等待周期数是否不为零，启用预取缓冲功能都可以提高整体读代码的效率。 Flash 解锁操作 复位后，Flash 模块是被保护的，不能写入 FLASH_CTRL 寄存器，以防因电气干扰等原因产生对 Flash 的 意外操作。通过写入特定的键值序列到 FLASH_KEY 寄存器，可以开启对 FLASH_CTRL 寄存器的操作权 限，这个特定的序列是：第一次在 Flash 密钥寄存器（FLASH_KEY）中写入 KEY1 = 0x45670123，第二次 则在 Flash 密钥寄存器（FLASH_KEY）中写入 KEY2 = 0xCDEF89AB。