LKS32MC05x_用户手册_v1.20

LKS32MC05x_用户手册_v1.20 文档约定 1.1 寄存器读写权限 RW 读/写，软件可以读写这些位。 RO 只读，软件只能读取这些位。 WO 只写，软件只能写入该位。读取该位时将返回默认值。 RW1C(Read and Write 1 to Clear) 可读，写 1 清零。 1.2 缩略词汇表 字：32 位数据/指令。 半字：16 位数据/指令。 字节：8 位数据。 双字：64 位数据。 ADC：Analog-Digital Converter，模数转换器 DAC：Digital-Analog Converter，数模转换器 BGP：Bandgap，带隙基准 WDT：Watch dog，看门狗 LSI：Low Speed Internal Clock，即 64kHz RC 时钟 HSI：High Speed Internal Clock，即 4MHz RC 时钟 HSE：High Speed External Clock，即 4~8MHz 外部晶振时钟 PLL：Phase Lock Loop Clock，即 96MHz 锁相环时钟，通常用作系统高速时钟 POR：Power-On Reset，即上电复位，芯片系统上电时产生的复位信号 NVR：Non-Volatile Register，flash 中区别于 main 区域之外的一块存储区域 IAP（在应用中编程）：IAP 是指可以在用户程序运行期间对微控制器的 Flash 进行重新编程。 ICP（在线编程）：ICP 是指可以在器件安装于用户应用电路板上时使用 JTAG 协议、 SWD 协 议或自举程序对微控制器的 Flash 进行编程。 CW：Clock wise，顺时针 CCW：Counter clock wise，逆时针 Option bytes: 选项字节，保存在 Flash 中的 MCU 配置字节 地址空间 数据字节以小端格式存放在存储器中。一个字里的最低地址字节被认为是该字的最低有效字节， 而最高地址字节是最高有效字节。其他所有没有分配给片上存储器和外设的存储器空间都是保留的 地址空间。 中断 嵌套向量中断控制器位于 Cortex-M0 内部。当中断事件发生时，通知 M0 暂停主程序执行，按 照优先级设定跳转进入中断服务函数。 最多可以支持 32 个独立的中断源及中断向量，其中 LKS32MC05X 系列芯片共使用了其中的 18 个中断源，后 14 个保留未使用。 最多支持 4 个中断优先级可供编程选择。 模拟电路 4.1 简述 模拟电路包含以下模块： ➢ 集成 1 路 12BIT SAR ADC，采样率 2MHz，16 通道 ➢ 集成 2 路运算放大器，可设置为 PGA 模式 ➢ 集成两路比较器，可设置迟滞模式 ➢ 集成 12BIT 数模转换器 ➢ 内置±2℃温度传感器 ➢ 内置高精度基准源 各个模块之间的相互关系、以及各模块的控制寄存器（寄存器的说明见下文“模拟寄存器表”） 如下图所示. 电源管理系统 电源管理系统由 LDO15 模块、上电/掉电复位模块（POR）组成。 该芯片由 3.3~5V 单电源供电，以节省芯片外的电源成本。芯片内部集成一路 LDO15 给内部所 有数字电路、PLL 模块供电。 LDO 上电后自动开启，无需软件配置，但 LDO 输出电压可通过软件实现微调。 LPOR 模块监测 LDO15 的电压，在 LDO15 电压低于 1.25V 时（例如上电之初，或者掉电时）， 为数字电路提供复位信号以避免数字电路工作产生异常。 HPOR 模块监测 AVDD 的电压，在 AVDD 电压低于 2.2V 时（例如上电之初，或者掉电时），为 数字电路提供复位信号以避免数字电路工作产生异常。 4.3 时钟系统 时钟系统包括内部 64kHz RC 时钟、内部 4MHz RC 时钟、PLL 电路组成。 64kHz RC 时钟 LSI 主要用于系统内的看门狗模块以及复位信号滤波等。4MHz RC 时钟可作为 MCU 主时钟使用，MCU 也可以使用 PLL 时钟，PLL 最高可提供 96MHz 的时钟。 64kHz 和 4MHz RC 时钟均带有出厂校正，64kHz RC 时钟在-40~105℃范围内的精度为±50%， 4MHz RC 时钟在该温度范围的精度为±1%。 4MHz RC 时钟通过设置 RCHPD=’0’打开（默认打开，写 1 关闭），RC 时钟需要 BGP 电压基准 源模块提供基准电压和电流，因此开启 RC 时钟需要先开启 BGP 模块（BGPPD=’0’）。芯片上电的默 认状态下，4MHz RC 时钟和 BGP 模块都是开启的。64kHz RC 时钟始终开启，不能关闭。 PLL 对 4MHz RC 时钟进行倍频，给 MCU、ADC 等模块提供更高速的工作时钟。MCU 和 PWM 模块的最高时钟为 96MHz，ADC 模块最高时钟 48MHz，通过寄存器 ADCLKSEL[1:0]可设置不同的 ADC 工作频率。 PLL 通过设置 PLLPDN=’1’打开（默认关闭，设 1 打开），开启 PLL 模块之前，同样也需要开启 BGP 模块。开启 PLL 之后，PLL 需要 6us 的稳定时间来输出稳定时钟。芯片上电的默认状态下，RCH 时钟和 BGP 模块都是开启的，但 PLL 默认是关闭的，需要软件来开启。 ADCLKSEL<1:0>的说明见模拟寄存器 SYS_AFE_REG7 BGPPD/RCHPD/PLLPDN 的说明见模拟寄存器 SYS_AFE_REG5 4.4 基准电压源 基准源电路(BGP REF: Bandgap reference)为 ADC、DAC、RC 时钟、PLL、温度传感器、运算放 大器、比较器和 FLASH 提供基准电压和电流，使用上述任何一个模块之前，都需要开启 BGP 基准 电压源。 芯片上电的默认状态下，BGP 模块是开启的。通过设置 BGPPD =’0’将基准源打开，从关闭到开 启，BGP 需要约 6us 达到稳定。BGP 输出电压约 1.2V，精度为±0.8%