积分商城

最新搜索： PL2303 altium Designer 20 电路设计与仿真从入门到精通 CH340 排插 常用LOGO标识 microBUCK
您现在的位置是：首页 > 技术资料 > JESD204B接口协议中的加扰电路设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

JESD204B接口协议中的加扰电路设计

更新时间：2020-08-26 01:50:53 大小：531K 上传用户：zhiyao6查看TA发布的资源 标签：jesd204b接口协议 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

数据加扰有助于避免在高速串行传输中出现频谱杂散，对JESD204B协议规定的加扰电路进行了具体设计和实现。首先详细描述了协议要求，以8位并行加扰为例阐述了自同步加扰和解扰的电路原理，最后根据解扰器输出状态与初始状态值有关这一问题提出了改进的电路结构以及关键设计代码。仿真结果表明，该改进电路完全满足协议要求，可应用于JESD204B规范的高速串行接口电路设计。

Data scrambling contributes to avoid spurious spectral in high-speed serial transmission. A scrambler circuit is designed and implemented in this article to meet the JESD204B protocol. Firstly, a detailed description of the protocol requirements is given and the self-synchronizing scrambling and descrambling circuit principle is described by the example of eight parallel scrambling. At last, an improved circuit structure is proposed on the issue descrambler output relating to the initial state value and the key design code. Simulation results show that the circuit fully meets requirements in the protocol and can be applied in high-speed interface circuit design specified in JESD204B.

部分文件列表

文件名 大小
JESD204B接口协议中的加扰电路设计.pdf 531K

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号