积分商城

最新搜索： ARINC429 Souce Insight 3.5 Vivo手机原理图 UltraEdit PBOC 导航
您现在的位置是：首页 > 技术资料 > 故障攻击硬件仿真中低成本电路状态控制方法
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

故障攻击硬件仿真中低成本电路状态控制方法

更新时间：2020-10-27 22:23:09 大小：1M 上传用户：gsy幸运查看TA发布的资源 标签：电路状态控制 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

为了解决基于FPGA的故障注入攻击仿真中,由于使用全扫描方法处理待测电路造成的逻辑资源消耗大的问题,提出一种用部分扫描电路实现电路状态完全可控的方法,即在任何时刻都可以改变电路中所有触发器的值,模拟故障注入攻击,进而在设计阶段对集成电路的安全性进行早期评估。将电路抽象为图,扩展平衡结构部分扫描测试方法,通过扫描触发器选择和触发器使能添加实现对所有触发器的同时控制。采用SAT可满足性算法,基于电路逻辑产生故障测试矢量集,实现故障注入仿真。结果表明,相较于全扫描电路,部分扫描方法以新增少量输入端口为代价,平均减少28.04%的扫描触发器,进而降低故障注入攻击硬件仿真的逻辑资源消耗。

In order to reduce the logic overhead caused by the full scan method in the FPGA-based fault injection attack emulation, this study proposes a partial scan based method for the simultaneous control of circuit states, i.e., setting the values of all flip-flops in the circuit at any time, to emulate the fault injection attack. This emulation allows the early security assessment of integrated circuits during the design phase. Meanwhile, the method abstracts the circuit as a graph, extends the balanced-structure based partial scan method to select flip-flops, and then adds enable signals to achieve simultaneous control of all flip-flops. In addition, based on circuit logic, the SAT satisfiability algorithm is used to generate fault test vectors to be injected. The experimental results show that compared with the full scan, the proposed method reduces the number of scanning flip-flops by 28.04% on average, which reduces the logic overhead in the hardware emulation of fault injection attack at the cost of adding a small number of input ports.

部分文件列表

文件名 大小
故障攻击硬件仿真中低成本电路状态控制方法.pdf 1M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号