积分商城

最新搜索： 4g dtu mbedded DisplayPort (eDP) Proposal v1.5 s32ds 蓝牙 逻辑分析仪 STM32F051COOS 代码
您现在的位置是：首页 > 技术资料 > 一种自偏置锁相环电路的分析与测试
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

一种自偏置锁相环电路的分析与测试

更新时间：2020-10-24 09:05:06 大小：1M 上传用户：gsy幸运查看TA发布的资源 标签：电路分析 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

自偏置锁相环电路结构自提出以来便受到了极大的关注，人们普遍认为其可以改善锁相环的相位噪声。为了验证这种结构能否改善传统锁相环电路的相位噪声性能，根据锁相环的基本理论设计并实现了一种可进行重新配置的锁相环电路结构，电路中的锁相环结构可以在传统锁相环、自偏置锁相环和普通偏置锁相环之间进行切换。使用信号源分析仪分别测试得到了这3种结构的相位噪声性能：自偏置锁相环的带内相位噪声比普通锁相环恶化了约6 dB，而采用普通偏置锁相环使环路等效分频比减小5的相位噪声比普通锁相环改善了约14 dB。理论与测试结果均表明，自偏置锁相环和普通锁相环相比，环路反馈回路中的分频比并没有有效降低，因此自偏置锁相环的相位噪声性能并没有得到改善。

The self-offset Phase-Locked-Loop（PLL） structure, which is considered to have the ability to improve the phase noise performance of the PLL, has gained much attention. In order to verify this viewpoint, a reconfigurable circuit board is designed and implemented based on the basic theory of the PLL. The phase-locked loop structure can be switched among the conventional, self-offset and offset topologies, whose phase noise performances are measured by Agilent signal source analyzer, respectively. The in-band phase noise performance of the conventional PLL is better than that of the self-offset one by 6dB, and the phase noise perform...

部分文件列表

文件名 大小
一种自偏置锁相环电路的分析与测试.pdf 1M

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号