积分商城

最新搜索： 正泰变频器 tb67s128 变频 canopen EP3C16Q240 SMT32F407
您现在的位置是：首页 > 技术资料 > 应用于全数字锁相环的时间数字转换器设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

应用于全数字锁相环的时间数字转换器设计

更新时间：2020-07-22 08:23:06 大小：316K 上传用户：songhuahua查看TA发布的资源 标签：数字锁相环数字转换器 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

采用标准0.18 μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路（TDC）.针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准确性,扩大了测量范围.该设计完成了RTL级建模、仿真、综合及布局布线等整个流程.仿真结果表明,该TDC电路工作正常,在1.8V电源电压下,功耗为10 mW,能达到的分辨率约为0.3 ns,版图尺寸为255 μm×265 μm.

Using 0.18μm CMOS technology,a time-to-digital converter （TDC） is designed to detect the sizes of phase errors in the all digit phase-locked loop （ADPLL）.By adding a circuit of rising edge detection and expanding the width of counter,the designed TDC can enhance the accuracy of time to digital conversion and enlarge measurement range in addition to all the basic design includes RTL-level modeling,simulation,synthesis,and placement and ulation results show that the circuit works properly at 1.8V supply voltage with the power consumption of 10mW,the timing resolution of 0.3ns,and the core size of 255μm × 265μm.

部分文件列表

文件名 大小
应用于全数字锁相环的时间数字转换器设计.pdf 316K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号