积分商城

最新搜索： cadence 15.5 labview 测试系统搭建 电气工程师手册 mentor licensing XDS560Plu 双向可控硅
您现在的位置是：首页 > 技术资料 > 全数字锁相环实现的自适应低通滤波电路
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

全数字锁相环实现的自适应低通滤波电路

更新时间：2020-07-21 06:12:32 大小：791K 上传用户：IC老兵查看TA发布的资源 标签：数字锁相环 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

提出了一种新的基于全数字锁相环的自适应低通滤波系统的结构和实现方法。输入信号经整形后产生方波信号，方波信号经FPGA实现的全数字锁相环锁相同步倍频后，再将同步倍频信号输入到开关电容滤波器MAX295的时钟输入端，通过该时钟信号来控制滤波器的截止频率，从而实现滤波器频率的自动跟踪。介绍了系统设计原理，详细分析了FPGA实现全数字锁相环和锁相倍频的设计方法。通过实验验证了该系统的可行性和有效性，能够实现1 kHz至50 kHz的频率自跟踪倍频和滤波。

This paper presents the structure and implementation of an adaptive low-pass filter system based on ADPLL （All Digital Phase Locked Loop）. The input signal is converted into square signal after shaping. The square signal is phase-locked and transformed into synchronous frequency multiplication signal after passing through the ADPLL based on FPGA. The frequency multiplication signal is input into switched-capacitor filter MAX295 as clk which can control corner frequency. The cutoff frequency of the low-pass filter is tracked automatically with the change of signal frequency. The design principle is introduced. The design method of ADPLL and phase-locked frequency multiplier based on FPGA is analyzed in detail. The e...

部分文件列表

文件名 大小
全数字锁相环实现的自适应低通滤波电路.pdf 791K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号