积分商城

最新搜索： 正泰变频器 tb67s128 变频 SMT32F407 单片机C语言编程 89c51
您现在的位置是：首页 > 技术资料 > 一种低抖动快锁定的时钟数据恢复电路设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

一种低抖动快锁定的时钟数据恢复电路设计

更新时间：2020-07-09 07:52:11 大小：292K 上传用户：songhuahua查看TA发布的资源 标签：数据恢复 下载积分：5分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

采用TSMC 0.13μm CMOS工艺,设计了一种基于延迟锁相环（DLL）与锁相环（PLL）混合技术的时钟数据恢复（CDR）电路。它结合延迟锁相环电路追踪速度快和锁相环电路抖动抑制能力强的特点,与通常基于二阶锁相环结构的电路相比,在输出抖动相同的情况下,具有更快的锁定时间。仿真结果表明该电路可以成功恢复出480 MHz伪随机数据,数据峰峰值抖动约为39 ps,即相对抖动约为0.02 UI,锁定时间约为793 ns,较二阶锁相环结构的电路提升了32%。芯片核心电路面积为0.15 mm2,1.2 V电源供电下消耗功耗6.9 m W。

A clock and date recovery circuit（CDR） which consists of delay locked loop（DLL） and phase locked loop（PLL） is designed in TSMC 0. 13 μm CMOS technology. Compared to a standard second-order loop,it provides a lower jitter through combining fast acquisition of DLL and strong jitter suppression of PLL. The simulation results show that with 480 MHz pseudo-random-binary-sequence（PRBS） input,the recovered date has a peak-to-peak jitter of 37 ps,namely a relative jitter of 0. 02 UI. The whole chip occupies a core area of 0. 15 mm2 and dissipates 6. 9 m W under 1. 2 V supply voltage.

部分文件列表

文件名 大小
一种低抖动快锁定的时钟数据恢复电路设计.pdf 292K

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

资料专题

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号