推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于虚拟可重构平台的时序电路演化设计

更新时间:2020-06-10 07:33:26 大小:297K 上传用户:IC老兵查看TA发布的资源 标签:时序电路 下载积分:5分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

目前,电路进化设计是演化硬件研究的主要方向之一。而时序电路由于存在反馈环不便于进行电路描述和软件仿真。文中对时序电路的演化设计方法进行了改进,提出了专门针对时序电路演化的虚拟可重构平台,建立起电路编码与HDL代码的映射关系。应用TEXTIO和MATLAB来辅助仿真测试过程,使测试向量数量巨大、难以处理的问题得到很好地解决。最后调用ModelSim完成了FSM的演化实验。实验结果验证了基于此平台演化时序电路的可行性和有效性。

At present,design of circuit evolution is one of the main research directions in evolvable the sequential logic circuit evolution has always been the key problem of digital circuits evolution this paper,the design method of sequential logic circuit evolution was improved,and the virtual reconfigurable platform was put forward specifically for the evolution of sequential the basis of the platform,the one-to-one mapping relationship was set up between circuit coding and HDL ly TEXTIO and MATLAB simulation to assist the test process,which solve the problems of test vector enormous quantity and handle last,transfer for ModelSim software to complete one FSM evolution ...

部分文件列表

文件名 大小
基于虚拟可重构平台的时序电路演化设计.pdf 297K

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载