- 1
- 2
- 3
- 4
- 5
FPGACPLD数字电路设计经验.
资料介绍
摘要：在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。
关键词：FPGA数字电路时序时延路径建立时间保持时间1数字电路设计中的几个基本概念：
1.1建立时间和保持时间：
建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。如图1。数据稳定传输必须满足建立和保持时间的要求，当然在一些情况下，建立时间和保持时间的值可以为零。PLD/FPGA开发软件可以自动计算两个相关输入的建立和保持时间（如图2）
部分文件列表
| 文件名 | 大小 |
| FPGACPLD数字电路设计经验.pdf | 2M |
最新上传
- 打赏
- 30日榜单
-
21ic下载 打赏310.00元 21小时前
用户：w178191520
-
21ic下载 打赏310.00元 21小时前
用户：小猫做电路
-
21ic下载 打赏310.00元 21小时前
用户：zhengdai
-
21ic下载 打赏220.00元 21小时前
用户：gsy幸运
-
21ic下载 打赏220.00元 21小时前
用户：jh0355
-
21ic下载 打赏210.00元 21小时前
用户：jh03551
-
21ic下载 打赏60.00元 21小时前
用户：sun2152
-
21ic下载 打赏60.00元 21小时前
用户：xuzhen1
-
21ic下载 打赏80.00元 21小时前
用户：xzxbybd
-
21ic下载 打赏60.00元 21小时前
用户：铁蛋锅
-
21ic下载 打赏60.00元 21小时前
用户：liqiang9090
-
21ic下载 打赏20.00元 21小时前
用户：方中禾
-
21ic下载 打赏20.00元 21小时前
用户：w1966891335
-
21ic下载 打赏30.00元 21小时前
用户：玉落彼岸
-
21ic下载 打赏15.00元 21小时前
用户：kk1957135547
-
21ic下载 打赏15.00元 21小时前
用户：w993263495
-
21ic下载 打赏15.00元 21小时前
用户：x15580286248
-
21ic下载 打赏20.00元 21小时前
用户：WK520077778
-
21ic下载 打赏25.00元 21小时前
用户：hp860629
-
21ic下载 打赏15.00元 21小时前
用户：sbfd010
-
21ic下载 打赏10.00元 21小时前
用户：严光辉
-
鹏鹏科技 打赏1.00元 1天前
-
21ic小能手 打赏10.00元 3天前
资料：四层无人机飞控打板文件
-
21ic小能手 打赏5.00元 3天前
资料：AD通用3D封装库
-
21ic小能手 打赏5.00元 3天前
资料：DeepSeek使用教程
-
21ic小能手 打赏5.00元 3天前
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏20.00元 3天前
-
21ic小能手 打赏10.00元 3天前
-
21ic小能手 打赏15.00元 3天前
-
sd-hyc 打赏1.00元 3天前
资料：神州易刻2024最新版
-
柏涵 打赏1.00元 3天前
-
21ic下载 打赏310.00元 3天前
用户：jh0355
-
21ic下载 打赏310.00元 3天前
用户：w178191520
-
21ic下载 打赏210.00元 3天前
用户：gsy幸运
-
21ic下载 打赏210.00元 3天前
用户：zhengdai
-
21ic下载 打赏210.00元 3天前
用户：jh03551
-
21ic下载 打赏110.00元 3天前
用户：liqiang9090
-
21ic下载 打赏60.00元 3天前
用户：sun2152
全部评论(0)