积分商城

最新搜索： CH340 排插 入门教程 canopen TMC5160 altium Designer 20 电路设计与仿真从入门到精通
您现在的位置是：首页 > 源码 > FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输.rar
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输.rar

更新时间：2019-10-14 23:17:25 大小：1004K 上传用户：lalahug查看TA发布的资源 标签：fpgaverilog数据传输 下载积分：9分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输.rar

image.png

部分文件列表

文件名文件大小修改时间
asynch_fifo/asynch_fifo/asyn_fifo.asm.rpt7KB2008-08-28 17:14:34
asynch_fifo/asynch_fifo/asyn_fifo.done1KB2008-08-28 17:14:54
asynch_fifo/asynch_fifo/asyn_fifo.eda.rpt5KB2008-08-28 17:14:40
asynch_fifo/asynch_fifo/asyn_fifo.fit.rpt202KB2008-08-28 17:14:24
asynch_fifo/asynch_fifo/asyn_fifo.fit.smsg1KB2008-08-28 17:14:20
asynch_fifo/asynch_fifo/asyn_fifo.fit.summary1KB2008-08-28 17:14:20
asynch_fifo/asynch_fifo/asyn_fifo.flow.rpt8KB2008-08-28 17:14:40
asynch_fifo/asynch_fifo/asyn_fifo.map.rpt61KB2008-08-28 17:13:58
asynch_fifo/asynch_fifo/asyn_fifo.map.smsg1KB2008-08-28 17:13:56
asynch_fifo/asynch_fifo/asyn_fifo.map.summary1KB2008-08-28 17:13:58
asynch_fifo/asynch_fifo/asyn_fifo.pin77KB2008-08-28 17:14:20
...

【关注视频号领20积分】   【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号