推荐星级：

高速FPGA器件的顶层设计翻译

更新时间：2023-12-14 06:33:40 大小：317K 上传用户：sun2152 查看TA发布的资源 标签：fpga 下载积分：2分评价赚积分（如何评价?）打赏收藏评论(0) 举报

资料介绍

高速FPGA器件的顶层设计翻译在这个项目中，我发现了一个高质量硬件设计的体系方法，有了这个方法，我成功地在高速硬件上运行了一个经典的凝胶图像算法。在这份报告中，我还会提到一个新器件，这种新硬件可以通过重新排列代码来自动完成高质量的硬件优化。这样它可以运行在最小的时钟周期中。这份报告分为5个章节第一节是介绍：主要包括背景和所有相关的工作，还有一些我在这个项目上投资。第二节是优化：在这一节中，我将着重描述用于优化的新器件。我还将论证一些器件可以自动优化的过程。第三节是硬件拓展：在这节中，我将归纳几步改变一个软件，然后下载到硬件中。这些包括许多能改进性能或者保存硬件资源的器件。第四节是范例分析：凝胶图像过程。在这节中，我将用凝胶图像过程作为一个例子来说明在第二节中讨论的硬件的资源和性能的影响。我还会比较两种器件和软件的应用的性能，软件的版本是：Pilchard 和 RC1000 第五节是结论，包括评估成就和期望的特性工作自从Handel-C[5].a类C硬件语言的出现，一个完全的顶层的FPGA设计方法就被认识到。然而许多开发者当他们要设计高速运行的硬件的时候仍然停留在底层的语言上，比如VHDL这是因为开发者在底层的方法有许多实际电路的控制方法。但底层的设计在FPGA芯片规模逐渐变大的时候可能会达到极限。开发人员将不能用底层的设计来开发包括几十亿个门的高速电路。这个时候顶层的设计就可以达到要求了。这个项目的目的就是介绍一套系统的方法来设计顶层的高速硬件性能。 1.1背景和相关工作在这节中，我将介绍一些材料来方便读者了解这篇论文中的一些概念。 1.1.1 现场可编程门阵列（FPGAs）[1] 像许多的可变成逻辑器件（PLDs）一样,FPGA是一块可编程的硬件，然而， PLDs的资源消耗和时间延时限制了其大小。而FPGA可以很轻易在一块集成芯片上设计一个有几百万个门的电路。FPGA的可再编程特性允许开发人员用比使用一块VLSI芯片更少的开发时间和更少的开发成本来设计。值得一提的是FPGA以每年两倍容量的发展。因为最新的芯片上有几百万个门，所以FPGA是开发复杂应用的系统理想开发平台。因此我在开发它的应用。 Pilchard [2] Pilchard是一个基于现场可编程门阵列（FPGA）的可配置的计算平台，它可以插在一台标准的个人电脑的133MHZ同步的动态RAM和双向存储器模块（DIMMS）的插槽中。相比于传统的利用PCI接口的FPGA器件，由于DIMM接口的宽带宽和低延时，Pilchard允许数据在更短的时间传出电脑或者传入电脑。然而由于DIMM接口原本不是设计为I/O接口的，所以需要额外的控制信号来表示数据读写过程的开始和结束。因此，由于Pilchard的发展和运用，顶层的性能设计方法好过底层的结构设计。这就证明了为什么一个用高性能的FPGA的顶层设计的系统方法是很有必要的。 RC1000 [3] RC1000是一个专为可配置的计算应用的32的PCI卡，它以库的形式全支持的程序包在适合这设备的电路设计，它在连在FPGA或者主CPU的板子还有4个SRAM（每个2M字节），这块板子可以配置成可以运行在4000KHZ到100MHZ的频率中。这个器件在很多方面是不同于Pilchard的，在这份报告中，我将表明发展在这项目内一般介绍，并且可能在应用开发在不同设备上适用。 1.1.4 VHDL [4] VHDL是一门在当今市场上最好的可编程逻辑器件设计语言，VHDL的顶层设计取决于他能让设计者很快得将大型电路设计出来然后放到市场上。它可以用库文件保存起来，以便以后的再应用，由于VHDL是一门标准语言（IEEE标准 1076）。VHDL能像其他独立器件设计一样提供方便的代码来同步和仿真，VHDL还很容易将一个可编程逻辑转化为一个ASIC功能。这门语言的缺点是还不够高级，开发人员必须掌握组件的硬件特性。因此，我决定用另外一门更高级的硬件语言del-C。