推荐星级:
  • 1
  • 2
  • 3
  • 4
  • 5

基于FPGA的正弦发生器verilog源码.zip

更新时间:2023-03-27 01:47:44 大小:2M 上传用户:jh035511查看TA发布的资源 标签:fpga正弦发生器verilog 下载积分:9分 评价赚积分 (如何评价?) 打赏 收藏 评论(0) 举报

资料介绍

基于FPGA的正弦发生器verilog源码.zip基于FPGA的正弦发生器verilog源码.zip

部分文件列表

文件名大小
sin/
sin/db/
sin/db/altsyncram_4m91.tdf
sin/db/logic_util_heursitic.dat
sin/db/prev_cmp_sin.qmsg4KB
sin/db/sin.(0).cnf.cdb
sin/db/sin.(0).cnf.hdb4KB
sin/db/sin.(1).cnf.cdb2KB
sin/db/sin.(1).cnf.hdb1KB
sin/db/sin.(2).cnf.cdb1KB
sin/db/sin.(2).cnf.hdb1KB
...

【关注B站账户领20积分】

全部评论(0)

暂无评论

上传资源 上传优质资源有赏金

  • 打赏
  • 30日榜单

推荐下载