积分商城

最新搜索： iar STM32F103 rfe150 Sm470 SPWM 无人机
您现在的位置是：首页 > 源码 > FPGA控制10位串行DA芯片TLC5615实现 DDS_sin_out实现Verilog逻辑源码Q
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

FPGA控制10位串行DA芯片TLC5615实现 DDS_sin_out实现Verilog逻辑源码Q

更新时间：2021-08-23 09:05:30 大小：4M 上传用户：xzxbybd查看TA发布的资源 标签：fpgatlc5615ddsverilog 下载积分：9分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

FPGA控制10位串行DA芯片TLC5615实现 DDS_sin_out实现Verilog逻辑源码Quartus工程文件，  FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。                                                                                                                                                                  

使用10位串行DA芯片TLC5615将数字信号转换为模拟信号，开发板DA芯片VDD=5V,VREF=3.3V 

             计算公式：Vout=VREF*(N/1024) N为10位二进制码

module DDS_sin(clk,             //内部时钟

               sclk,            //TLC5615 sclk时钟脚

               din,             //TLC5615 din数据脚

               cs              //TLC5615 cs片选

              );

input      clk;

output     din;

output     cs;

output     sclk;


wire clk;

wire [9:0] data_line;


  DDS     u4(.clk(clk),.dds_data_out(data_line));

  TLC5615 U5(.clk(clk),.sclk(sclk),.din(din),.cs(cs),.din_in(data_line));

  

endmodule             

******************************************************************************/

module TLC5615

       (clk,                   //内部时钟

        sclk,                  //TLC5615 sclk时钟脚

        din,                   //TLC5615 din数据脚

        cs,                    //TLC5615 cs片选

        din_in);               //十位数据输入 

            

input      clk;

input [9:0]din_in;

output     din;

output     cs;

output     sclk;


reg        din;

reg        cs;

reg        sclk;

reg [3:0]  count1,count2,count3;

reg [9:0]  din_reg;                //10位数据寄存器

initial                          //初始化

begin

  cs=1;

  din=0;

  count1=0;

  count2=0;

  count3=0;

//  din_reg=10'b00_0000_1111;                    //实验者可以根据需要修改10为二进制码

end

部分文件列表

文件名大小
lab7_DDS_sin_out/
lab7_DDS_sin_out/DDS.v2KB
lab7_DDS_sin_out/DDS.v.bak1KB
lab7_DDS_sin_out/DDS_sin.asm.rpt9KB
lab7_DDS_sin_out/DDS_sin.done
lab7_DDS_sin_out/DDS_sin.fit.rpt
lab7_DDS_sin_out/DDS_sin.fit.smsg1KB
lab7_DDS_sin_out/DDS_sin.fit.summary1KB
lab7_DDS_sin_out/DDS_sin.flow.rpt
lab7_DDS_sin_out/DDS_sin.jdi7KB
lab7_DDS_sin_out/DDS_sin.map.rpt
...

【关注B站账户领20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号