积分商城

最新搜索： iar STM32F103 rfe150 Sm470 cserialport SPWM
您现在的位置是：首页 > 教程 > 关于fpga应用软件vivado的使用心得体会与操作流程流水灯
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

关于fpga应用软件vivado的使用心得体会与操作流程流水灯

更新时间：2020-11-29 11:07:44 大小：7M 上传用户：sun2152查看TA发布的资源 标签：fpgavivado 下载积分：2分 评价赚积分 （如何评价?） 打赏 收藏 评论(1) 举报

资料介绍

简介：Vivado设计分为 Project Mode和 Non-project Mode两种模式，一般简单设计中，我们常用的是 Project Mode。在本手册中，我们采用xinx数模混合口袋实验室，将以一个简单的实验案例，一步一步的完成 Vivado的整个设计流程。

在本次实验中，将会学习如何使用Ⅻ linx Vivado20154创建、综合、实现、仿真等功能。本实验通过编写一个流水灯实验来展示使用 Xilinx Vivado来进行基本的FPGA设计。

通过编写HDL文件的方式创建 Vivado设计。

建立仿真

通过 l/o Planing添加管脚约束

通过编写约束文件添加管脚约束

添加时序约束

生成 Bitstream文件

将生成的 Bitstream文件下载到FPGA开发板里

1、新建工程

1、开d2054开发工具，可通过果面快方式或开始菜单中 Xilinx Design Tools->Vivado

2014.2下的

do20154打开软件，开启后，软件如下所示

2、单击上述界面中 Create New Project图标，弹出新建工程向导，点击Next

3、输入工程名称、选择工程存储路径，并勾选 Create project subdirectory选项，为工程在指定存储路径下建立独立的文件夹。设置完成后，点击Next注意：工程名称和存储路径中不能出现中文和空格，建议工程名称以字母、数字、下划线来.

4、选择 RTL Project一项，并勾选 Do not specify sources at this time，勾选该选项是为了跳过在新建工程的过程中添加设计源文件。点击Next。

5、根据使用的FPGA开发平台，选择对应的FPGA目标器件，在本手册中，以ximx数模混合口袋实验室为例，FPGA采用 Artix.7XC7A35T1c5G324C的器件，即Faml和 Subfamily均为 Artix-7，封装形式（Package）为CSG324，速度等级（Speed grade）为1，温度等级（Temp Grade）点击Next。



部分文件列表

文件名 大小
关于fpga应用软件vivado的使用心得体会与操作流程流水灯.pdf 7M

【关注B站账户领20积分】

相关下载

全部评论(1)

评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号