- 1
- 2
- 3
- 4
- 5
关于fpga应用软件vivado的使用心得体会与操作流程流水灯
资料介绍
简介:Vivado设计分为 Project Mode和 Non-project Mode两种模式,一般简单设计中,我们常用的是 Project Mode。在本手册中,我们采用xinx数模混合口袋实验室,将以一个简单的实验案例,一步一步的完成 Vivado的整个设计流程。
在本次实验中,将会学习如何使用Ⅻ linx Vivado20154创建、综合、实现、仿真等功能。本实验通过编写一个流水灯实验来展示使用 Xilinx Vivado来进行基本的FPGA设计。
通过编写HDL文件的方式创建 Vivado设计。
建立仿真
通过 l/o Planing添加管脚约束
通过编写约束文件添加管脚约束
添加时序约束
生成 Bitstream文件
将生成的 Bitstream文件下载到FPGA开发板里
1、新建工程
1、开d2054开发工具,可通过果面快方式或开始菜单中 Xilinx Design Tools->Vivado
2014.2下的
do20154打开软件,开启后,软件如下所示
2、单击上述界面中 Create New Project图标,弹出新建工程向导,点击Next
3、输入工程名称、选择工程存储路径,并勾选 Create project subdirectory选项,为工程在指定存储路径下建立独立的文件夹。设置完成后,点击Next注意:工程名称和存储路径中不能出现中文和空格,建议工程名称以字母、数字、下划线来.
4、选择 RTL Project一项,并勾选 Do not specify sources at this time,勾选该选项是为了跳过在新建工程的过程中添加设计源文件。点击Next。
5、根据使用的FPGA开发平台,选择对应的FPGA目标器件,在本手册中,以ximx数模混合口袋实验室为例,FPGA采用 Artix.7XC7A35T1c5G324C的器件,即Faml和 Subfamily均为 Artix-7,封装形式(Package)为CSG324,速度等级(Speed grade)为1,温度等级(Temp Grade)点击Next。
部分文件列表
文件名 | 大小 |
关于fpga应用软件vivado的使用心得体会与操作流程流水灯.pdf | 7M |
相关下载
- 华为模块电源管理设计指导-(V100R001_02 Chi...
- 华为LGA模块PCB设计指导_V2.0_20150126.pdf
- HUAWEI Module USB Interface Descriptor Gui...
- HUAWEI ME909s-821 LTE LGA模块硬件指南V100R...
- HUAWEI ME909s-821 LTE LGA Module Acceptanc...
- HUAWEI 30 mm x 30 mm LGA Module Hardware M...
- HUAWEI 30 mm x 30 mm LGA Module Developmen...
- Altium_Designer_规则设置三例.pdf
- STM32F407产品技术培训-DSP库及其例程
- STM32F407产品技术培训-2.浮点单元.pdf
全部评论(1)
2022-01-12 10:00:11feige12138
好资料