积分商城

最新搜索： TI大学计划 电机噪声 AI devioctl.h 51单片机可控硅调 警笛发生器
您现在的位置是：首页 > 技术资料 > 一种用于FPGA的可配置存储器设计
推荐星级：
  • 1
  • 2
  • 3
  • 4
  • 5

一种用于FPGA的可配置存储器设计

更新时间：2020-10-22 12:56:42 大小：1M 上传用户：zhengdai查看TA发布的资源 标签：fpga存储器 下载积分：1分 评价赚积分 （如何评价?） 打赏 收藏 评论(0) 举报

资料介绍

设计了一种用于FPGA中的同步、双端口、容量为4kbit、可配置的存储器模块(Block RAM,BRAM)。BRAM以阵列形式内嵌在FPGA内部,是FPGA的主要模块之一。该BRAM可实现1、2、4、8、16bit 5种不同的数据位宽,且具有数据初始化及回读验证的功能。本文分别对BRAM的逻辑层、配置层、布线层进行了描述,重点介绍了逻辑层中时序控制电路和配置层中配置电路的结构和实现方法。基于0.18μm 5层金属SOI CMOS工艺完成BRAM设计实现,并对BRAM进行了仿真,功能仿真结果符合时序控制电路和配置电路的预期设计目标,性能仿真表明其工作频率可达200 MHz。

A fully synchronous and configurable BRAM(Block RAM)with true dual-read/write ports and capacity of 4kbit for FPGA(Field programmable gate array)was designed.BRAM,as one of the main modules of FPGA,was embedded by array in FPGA.The BRAM could be configured as five kinds of data width including 1bit,2bit,4bit,8bit,and 16 bit.The data in BRAM could be initialized and read back for verification.The logic layer,configuration layer and routing layer of BRAM were described respectively.This paper focused on the structure and implementation method of timing sequence control circuit in logic layer,as well as the configuration circuit in configuration layer.Th...

部分文件列表

文件名 大小
一种用于FPGA的可配置存储器设计.pdf 1M

【关注公众号立即送20积分】

相关下载

全部评论(0)

暂无评论
评论赚积分>>

上传资源 上传优质资源有赏金

热门标签

更多>>

最新上传

  • 打赏
  • 30日榜单

热门下载

推荐下载

本站上的所有资源均为源于网上收集或者由用户自行上传，仅供学习和研究使用，无任何商业目的，版权归原作如有侵权，请 来信指出，本站将立即改正。

ICP许可证号：京ICP证070360号     21IC电子网 2000- 版权所有

京ICP备11013301号

京公网安备 11010802024343号